FPGA/ASIC技术
电子发烧友本栏目为FPGA/ASIC技术专栏,内容有fpga培圳资料、FPGA开发板、FPGA CPLD知识以及FPGA/ASIC技术的其它应用等;是您学习FPGA/ASIC技术的好栏目。利用32.75Gbps Virtex UItraScale GTY收发器做些什么?
赛灵思Virtex UltraScale架构全可编程器件的很多特色中的一个是它具有20到60个可用的并且可配置的32.75Gbps GTY双向串行收发器。下面是一些能够匹配使用这些收发器的常用的高速串行接口标准:...
2017-02-11 3572
将Zynq SoC上的两个ARM Cortex
到目前为止我们摸索使用过的Zynq All Programmable SoC PS(处理器系统)部分的所有设备都是只利用了一个ARM Cortex-A9处理器内核(内核0),然而在Zynq SoC 的PS部分包含有两个处理器内核,对于很多应...
2017-02-11 2786
Adam Taylor玩转MicroZed:FreeRTOS
在上一篇博客中成功地演示了FreeRTOS并在基于Zynq的MicroZed板上运行之后,显然我们想要能够编写我们自己的应用程序。因此,我们将首先举一个简单的例子。我们将配置Zynq SoC的XADC并且在串行链...
2017-02-11 1508
Adam Taylor玩转MicroZed:MicroZed操作系统
如何获得FreeRTOS演示并且在MicroZed上运行。FreeRTOS由Real Time Engineering公司开发,为小容量和极快运行速度的嵌入式系统提供帮助。...
2017-02-11 2005
Xilinx可编程逻辑器件设计与开发(基础篇)连载8:Spartan
Spartan-6的时钟缓冲器/多路复用器(BUFG或BUFPLL)可以直接驱动时钟输入信号到时钟线上,或者通过多路复用器在两个不相关的信号甚至异步时钟信号中切换。...
2017-02-11 1418
Xilinx可编程逻辑器件设计与开发(基础篇)连载7:Spartan
时钟布线资源具有高速、低SKEW的特点,它对系统设计非常重要,即使系统速率不高,也应该关注时钟设计,以消除潜在的时钟危险。...
2017-02-11 970
Xilinx可编程逻辑器件设计与开发(基础篇)连载4:2.1 Spartan
Spartan-6每个CLB模块里包含两个SLICE。CLB通过交换矩阵和外部通用逻辑阵列相连,如图2-1和图2-2所示。底部的SLICE标号为SLICE0,顶部的SLICE标号为SLICE1。两个SLICE没有直接连接。 ...
2017-02-11 1024
通过文件读写方式实现Matlab和Modelsim的联合仿真的经验总结
虽然Modelsim的功能非常强大,仿真的波形可以以多种形式进行显示,但是当涉及到数字信号处理的算法的仿真验证的时候,则显得有点不足...
2017-02-11 1951
基于AXI4的可编程SOC系统设计1
现在FPGA越来越被广泛地应用在各个领域中。Xilinx公司将专用的嵌入式处理器PowerPC硬核、ARM Cortex-A9 MP硬核和嵌入式处理器MicroBlaze软核嵌入到了FPGA芯片中。这种集成了嵌入式处理器的FPGA芯片被定...
2017-02-11 2146
用于 Xilinx FPGA Zynq 7 的电源解决方案
该参考设计采用多种 TPS54325 和其他 TI 电源器件,是适用于 Xilinx Zynq FPGA 的全套电源解决方案。输入电压达到 12V 后,该参考解决方案可提供 Zynq FPGA 所需的所有电源轨(包括 DDR3 存储器)。...
2017-02-11 3528
7 FPGA大数据互联及视频系统开发板
Digilent Genesys 2是一款基于Xilinx强大的Kintex-7?FPGA芯片的高性能打开即用型数字电路开发平台。Genesys 2拥有大容量、高速FPGA、快速外部记忆、高速数字视频端口和强大的可扩展选项等产品特性,非...
2017-02-11 1235
Xilinx可编程逻辑器件设计与开发(基础篇)连载27:Spartan
Vrtex-6 HXT器件内的GTH模块比GTX有更高的线速率,用它可以实现最高性能的高速串行收发器。GTH具有如下特性。...
2017-02-11 2011
Xilinx可编程逻辑器件设计与开发(基础篇)连载26:Spartan
Virtex-6支持多种高速串行接口,其中高速串行模块GTX收发器可以实现150Mbit/s~6.5Gbit/s的线速率。GTX收发器是芯片与芯片之间、板与板之间进行串行通信的首选解决方案。GTX收发器具有以下特性。...
2017-02-11 1130
Xilinx可编程逻辑器件设计与开发(基础篇)连载25:Spartan
Virtex-6每个I/O片(I/O Tile)包含两个IOB、两个ILOGIC、两个OLOGIC 和两个IODELAY,如图5-24 所示。...
2017-02-11 3379
Xilinx可编程逻辑器件设计与开发(基础篇)连载24:Spartan
为了适应越来越复杂的DSP运算,Virtex-6中嵌入了功能更强大的DSP48E1 SLICE,简化的DSP48E1模块如图5-16所示。...
2017-02-11 2040
Xilinx可编程逻辑器件设计与开发(基础篇)连载23:Spartan
Virtex-6中嵌入BRAM,大大拓展了FPGA的应用范围和应用的灵活性。BRAM可被配置为单端口RAM、双端口RAM、内容地址存储器(CAM)以及FIFO等常用存储结构。...
2017-02-11 1523
Xilinx可编程逻辑器件设计与开发(基础篇)连载22:Spartan
除了丰富的时钟网络以外,Xilinx还提供了强大的时钟管理功能,提供更多更灵活的时钟。Xilinx在时钟管理上不断改进,从Virtex-4的纯数字管理单元DCM,发展到Virtex-5CMT(包含PLL),再到Virtex-6基于...
2017-02-11 1697
Xilinx可编程逻辑器件设计与开发(基础篇)连载21:Spartan
为了更好的控制时钟,Virtex-6器件分成若干个时钟区域,最小器件有6个区域,最大器件有18个区域。每个时钟区域高40个CLB。在时钟设计中,推荐使用片上专用的时钟资源,不推荐使用本地时钟...
2017-02-11 1748
Xilinx可编程逻辑器件设计与开发(基础篇)连载19:Spartan
Virtex-6是Xilinx 在2009年2月推出的新一代旗舰产品,采用了第三代Xilinx ASMBL架构、40nm 工艺,提供多达760000 个逻辑单元,为业界成本最低、功耗最低、密度最高、性能最高、带宽最大的FPGA。...
2017-02-11 861
Xilinx可编程逻辑器件设计与开发(基础篇)连载18:Spartan
Spartan-6 LX平台面向逻辑、DSP资源以及存储模块进行了优化,能够以较低的功耗满足更高的带宽和性能需求;而Spartan-6 LXT面向逻辑、DSP以及存储资源进行优化,同时提供低功耗3.125Gbit/s串行收发器...
2017-02-11 831
Xilinx可编程逻辑器件设计与开发(基础篇)连载17:Spartan
Spartan-6 FPGA系列为消费、汽车、无线和其他价格敏感或大批量市场,提供了低风险和低成本的串行连接解决方案。...
2017-02-11 1072
Xilinx可编程逻辑器件设计与开发(基础篇)连载16:Spartan
Spartan-6器件具有2或4个专用嵌入式多端口存储器控制器模块(MCB),实现了到4个常见存储器标准的简单连接:DDR3、DDR2、DDR 和LPDDR(移动DDR)。...
2017-02-11 1152
Xilinx可编程逻辑器件设计与开发(基础篇)连载14:Spartan
为了适应越来越复杂的DSP运算,Spartan-6在Spartan 3A DSP模块DSP48A 基础上,不断进行功能扩展,推出了功能更强大的DSP48A1 SLICE。...
2017-02-11 1562
Xilinx可编程逻辑器件设计与开发(基础篇)连载15:Spartan
所有的Spartan-6 FPGA有高性能的可配置SelectIO驱动器与接收器,支持非常广泛的接口标准。可以通过编程控制I/O的输出强度、斜率以及片上终端OCT。...
2017-02-11 8017
Xilinx可编程逻辑器件设计与开发(基础篇)连载13:Spartan
Spartan-6中的BRAM存储18Kbit数据,能配置成两个独立的9Kbit BRAM或者一个18Kbit BRAM。每个RAM可以通过两个端口寻址,也可以配置成单口RAM。BRAM包含输出寄存器以增加流水线性能。BRAM 在器件中按列排...
2017-02-11 1078
Xilinx可编程逻辑器件设计与开发(基础篇)连载12:Spartan
Spartan-6 器件最多包含6 个CMT,12 个PLL。PLL 的主要用途是作为频率合成器,产生更宽范围的频率输出,在与CMT 中的DCM 连接时,具有良好的滤波功能。...
2017-02-11 1904
Xilinx可编程逻辑器件设计与开发(基础篇)连载11:Spartan
Spartan-6 CMT是一个灵活、高性能的时钟管理模块。它位于芯片中央、垂直的全局时钟网络旁。如图2-17所示,它包含一个PLL和两个DCM。...
2017-02-11 1395
Xilinx可编程逻辑器件设计与开发(基础篇)连载10:Spartan
Spartan-6的时钟布线网络包括由BUFGMUX驱动的全局时钟网络和由I/O时钟缓冲器(BUFIO2)、PLL时钟缓冲器(BUFPLL)驱动的I/O区域时钟网络。...
2017-02-11 1084
编辑推荐厂商产品技术软件/工具OS/语言教程专题
| 电机控制 | DSP | 氮化镓 | 功率放大器 | ChatGPT | 自动驾驶 | TI | 瑞萨电子 |
| BLDC | PLC | 碳化硅 | 二极管 | OpenAI | 元宇宙 | 安森美 | ADI |
| 无刷电机 | FOC | IGBT | 逆变器 | 文心一言 | 5G | 英飞凌 | 罗姆 |
| 直流电机 | PID | MOSFET | 传感器 | 人工智能 | 物联网 | NXP | 赛灵思 |
| 步进电机 | SPWM | 充电桩 | IPM | 机器视觉 | 无人机 | 三菱电机 | ST |
| 伺服电机 | SVPWM | 光伏发电 | UPS | AR | 智能电网 | 国民技术 | Microchip |
| 开关电源 | 步进电机 | 无线充电 | LabVIEW | EMC | PLC | OLED | 单片机 |
| 5G | m2m | DSP | MCU | ASIC | CPU | ROM | DRAM |
| NB-IoT | LoRa | Zigbee | NFC | 蓝牙 | RFID | Wi-Fi | SIGFOX |
| Type-C | USB | 以太网 | 仿真器 | RISC | RAM | 寄存器 | GPU |
| 语音识别 | 万用表 | CPLD | 耦合 | 电路仿真 | 电容滤波 | 保护电路 | 看门狗 |
| CAN | CSI | DSI | DVI | Ethernet | HDMI | I2C | RS-485 |
| SDI | nas | DMA | HomeKit | 阈值电压 | UART | 机器学习 | TensorFlow |
| Arduino | BeagleBone | 树莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
| 示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
| OrCAD | Cadence | AutoCAD | 华秋DFM | Keil | MATLAB | MPLAB | Quartus |
| C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
| Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
| DuerOS | Brillo | Windows11 | HarmonyOS |









































