0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>可编程逻辑>FPGA/ASIC技术>

FPGA/ASIC技术

电子发烧友本栏目为FPGA/ASIC技术专栏,内容有fpga培圳资料、FPGA开发板、FPGA CPLD知识以及FPGA/ASIC技术的其它应用等;是您学习FPGA/ASIC技术的好栏目。
赛灵思FPGA的SRL16移位寄存器原理与使用

赛灵思FPGA的SRL16移位寄存器原理与使用

可以定义移位长度的移位寄存器。就是用一个lut可以实现16位的移位寄存器。...

2017-02-11 标签:FPGA赛灵思 7752

赛灵思Verilog(FPGA/CPLD)设计技巧

以下是一个在设计中常犯的错误列表这些错误常使得你的设计不可靠或速度较慢为了提高你的设计性能和提高速度的可靠性你必须确定你的设计通过所有的这些检查 。...

2017-02-11 标签:FPGA赛灵思Verilog 1416

基于verilog的FPGA编程经验总结

基于verilog的FPGA编程经验总结

用了半个多月的ISE,几乎全是自学起来的,碰到了很多很多让人DT好久的小问题,百度也百不到,后来还是都解决了,为了尽量方便以后的刚学ISE的童鞋不再因为一些小问题而纠结,把这几天的...

2017-02-11 标签:FPGAVerilog 1706

用CORDIC IP产生SINE波形

用CORDIC IP产生SINE波形

以ISE10.1软件为例,其集成的CORDIC算法IP为V3.0版本,具体步骤如下:...

2017-02-11 标签:IPCORDICsine 3311

多核处理器会取代FPGA吗?

多核处理器会取代FPGA吗?

有人认为诸如图形处理器(GPU)和Tilera处理器等多核处理器在某些应用中正逐步替代现场可编程门陈列(FPGA)。理由是这些多核处理器的处理性能要高很多,例如,由于GPU起初主要负责图形绘...

2017-02-11 标签:FPGATileragpu 1312

说说赛灵思(Xilinx )的FPGA 高速串行收发器

说说赛灵思(Xilinx )的FPGA 高速串行收发器

赛灵思(Xilinx)公司FPGA器件的高速串行收发器类别如下...

2017-02-11 标签:FPGA赛灵思Xilinx 6849

浅谈VHDL/Verilog的可综合性以及对初学者的一些建议

浅谈VHDL/Verilog的可综合性以及对初学者的一些建议

最近在写代码的时候总是在思考,我写的这个能被综合吗?总是不放心,或是写完了综合的时候出问题,被搞的非常烦恼,虽然看了一些书,比如对组合逻辑用阻塞赋值,时序用非阻塞赋值,延...

2017-02-11 标签:VerilogHDLvhdl 7080

在FPGA开发中尽量避免全局复位的使用?(5)

在FPGA设计中,我们往往习惯在HDL文件的端口声明中加入一个reset信号,却忽略了它所带来的资源消耗。仔细分析一下,竟会有如此之多的影响:...

2017-02-11 标签:FPGA赛灵思Xilinx 1234

在FPGA开发中尽量避免全局复位的使用?(4)

在FPGA开发中尽量避免全局复位的使用?(4)

在某种意义上讲,这是一个上电之后的“终极的”全局复位操作,因为它不仅仅是对所有的触发器进行了复位操作,还初始化了所有的RAM单元。...

2017-02-11 标签:FPGA赛灵思Xilinx 693

在FPGA开发中尽量避免全局复位的使用?(3)

在FPGA开发中尽量避免全局复位的使用?(3)

好消息是,在绝大多数设计中(白皮书说是超过99.99%?应该是老外写文档的习惯吧),复位信号的时序是无关紧要的——通常情况下,大部分电路都能够正常工作。...

2017-02-11 标签:FPGA全局复位 556

ISE13.1调用Modelsim10.0出现的一点小问题及解决过程

ISE13.1调用Modelsim10.0出现的一点小问题及解决过程

在System Generator做了点仿真,验证成功之后,自动生成了testbench文件,然后在ISE中打开生成的工程,调用Modelsim选择behavior仿真.........

2017-02-11 标签:XilinxISE 2330

Xilinx FPGA用户约束文件

其中“location”可以是FPGA芯片中任一或多个合法位置。如果为多个定位,需要用逗号“,”隔开,如下所示...

2017-02-11 标签:FPGAXilinx 1342

如何在ISE中更新老版本的IP核

如何在ISE中更新老版本的IP核

在ISE中打开以前做的一个工程时,总是不停地提示 INFO:sim:760 - You can use the CORE Generator IP upgrade flow to upgrade the selected IP Block_Memory_Generator v3.1 to a more recent version....

2017-02-11 标签:IPIP核ISE 4735

今天解决了一个很基础的问题

今天解决了一个很基础的问题

今天解决了一个很基础的问题 在论坛里看到有人提问如下代码报错:...

2017-02-11 标签:代码 1064

FPGA手工布局的原因、方法、工具和差异

首先人比机器更聪明,更了解自己设计的需求和结构。其次在关键路径上的手工布局能提高时序性能,使不满足要求变成满足要求。...

2017-02-11 标签:FPGA手工布局 3392

Intel的22nm 3D工艺牛,到底牛到什么程度?

intel的22nm 3D工艺牛,到底牛到什么程度,到底对业界有神马影响,俺也搞不太清楚。这不,一封email全搞定了。...

2017-02-11 标签:ARM嵌入式intel 1670

基于FPGA的交流电机驱动器的电流控制器4

之所以利用FPGA来实现控制功能,主要是为了充分利用其并行性,从而极大地降低计算延时。在高性能的电机调速系统中(此时控制系统的成本增加相比其整体成本可以忽略),将极大地提供控...

2017-02-11 标签:FPGA电流控制器交流电机驱动器 1097

基于FPGA的交流电机驱动器的电流控制器3

基于FPGA的交流电机驱动器的电流控制器3

正如之前所提到,仿真步骤在Matlab-simulink软件环境中已经演示过。它的目标是: 改变完整的控制系统的功能;根据控制系统的缺陷所需,找到每个控制变量合适的采样周期和定点格式改进。...

2017-02-11 标签:FPGA电流控制器交流电机驱动器 1321

基于FPGA的交流电机驱动器的电流控制器2

基于FPGA的交流电机驱动器的电流控制器2

FPGA技术允许在灵活的设计环境内开发特别的硬件结构。相比微处理器和DSP处理器的标准结构来说,FPGA的这项特点给设计者有了很大的自由度,这是因为它能建立特别的硬件结构,如此去匹配一...

2017-02-11 标签:FPGA电流控制器交流电机驱动器 1172

基于FPGA的交流电机驱动器的电流控制器1

基于FPGA的交流电机驱动器的电流控制器1

本文的主要目的在于讲述在数字控制器中使用FPGA作为组成部分的好处。出于这个目的,各种应用于直流电机驱动器的电流控制技术得到了设计和实施。...

2017-02-11 标签:FPGA电流控制器交流电机驱动器 1942

一种基于FPGA的PXA270外设时序转换接口设计

一种基于FPGA的PXA270外设时序转换接口设计

ARCNET协议应用于高速动车组列车通信网络时,产生中央控制单元处理器PXA270与专用协议控制器件COM20020相连的时序不匹配问题,若用通用数字电路模块进行时序转换,PXA270需占用PXA270专门的资源...

2017-02-11 标签:FPGApxa270时序转换接口 1324

推陈出新 时钟同步技术的现状及发展

推陈出新 时钟同步技术的现状及发展

作为数字通信网的基础支撑技术,时钟同步技术的发展演进始终受到通信网技术发展的驱动。...

2017-02-11 标签:锁相环技术时钟同步技术通信网技术 1597

利用Zynq SoC的片上存储空间实现AMP通信

利用Zynq SoC的片上存储空间实现AMP通信

上周我们实现了AMP(非对称多进程处理)模式,并且在ZynqSoC上实现了系统的启动和运行,在ZynqSoC的两个ARM Cortex-A9 MPCore处理器上尝试了最基本的软件应用。...

2017-02-11 标签:AmpZynqSoCOCM 7237

裸机AMP(非对称多进程处理模式)

裸机AMP(非对称多进程处理模式)

在上一篇博客中,我们已经将Zynq SoC启动并运行起来,在AMP(非对称多进程处理)模式下使用了两个ARM Cortex-A9 MPCore处理器,然而因为上一篇博客已经相当长了,我没有详细的介绍软件方面的工...

2017-02-11 标签:socAmpZynq 3843

在Zynq SoC上实现双核非对称的多进程处理模式

在Zynq SoC上实现双核非对称的多进程处理模式

在我的上一篇博客中我介绍了利用Zynq SoC上的两个ARM Cortex-A9 MPCore处理器执行不同的任务程序,实现非对称的多进程处理模式的概念。...

2017-02-11 标签:ARMsocZynq 3132

利用32.75Gbps Virtex UItraScale GTY收发器做些什么?

利用32.75Gbps Virtex UItraScale GTY收发器做些什么?

赛灵思Virtex UltraScale架构全可编程器件的很多特色中的一个是它具有20到60个可用的并且可配置的32.75Gbps GTY双向串行收发器。下面是一些能够匹配使用这些收发器的常用的高速串行接口标准:...

2017-02-11 标签:收发器赛灵思 3439

将Zynq SoC上的两个ARM Cortex

将Zynq SoC上的两个ARM Cortex

到目前为止我们摸索使用过的Zynq All Programmable SoC PS(处理器系统)部分的所有设备都是只利用了一个ARM Cortex-A9处理器内核(内核0),然而在Zynq SoC 的PS部分包含有两个处理器内核,对于很多应...

2017-02-11 标签:ARMsocZynq 2670

Adam Taylor玩转MicroZed:FreeRTOS

在上一篇博客中成功地演示了FreeRTOS并在基于Zynq的MicroZed板上运行之后,显然我们想要能够编写我们自己的应用程序。因此,我们将首先举一个简单的例子。我们将配置Zynq SoC的XADC并且在串行链...

2017-02-11 标签:RTOSZynqMicroZed 1419

Adam Taylor玩转MicroZed:MicroZed操作系统

Adam Taylor玩转MicroZed:MicroZed操作系统

如何获得FreeRTOS演示并且在MicroZed上运行。FreeRTOS由Real Time Engineering公司开发,为小容量和极快运行速度的嵌入式系统提供帮助。...

2017-02-11 标签:FreeRTOSMicroZed 1899

Xilinx可编程逻辑器件设计与开发(基础篇)连载8:Spartan

Xilinx可编程逻辑器件设计与开发(基础篇)连载8:Spartan

Spartan-6的时钟缓冲器/多路复用器(BUFG或BUFPLL)可以直接驱动时钟输入信号到时钟线上,或者通过多路复用器在两个不相关的信号甚至异步时钟信号中切换。...

2017-02-11 标签:Xilinx可编程逻辑Spartan 1280

编辑推荐厂商产品技术软件/工具OS/语言教程专题