0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

电子发烧友网>可编程逻辑>FPGA/ASIC技术>

FPGA/ASIC技术

电子发烧友本栏目为FPGA/ASIC技术专栏,内容有fpga培圳资料、FPGA开发板、FPGA CPLD知识以及FPGA/ASIC技术的其它应用等;是您学习FPGA/ASIC技术的好栏目。
FPGA设计约束技巧之XDC约束之I/O篇 (上)

FPGA设计约束技巧之XDC约束之I/O篇 (上)

从UCF到XDC的转换过程中,最具挑战的可以说便是本文将要讨论的I/O约束了。 I/O 约束的语法 XDC 中可以用于 I/O 约束的命令包括 set_input_delay / set_output_delay 和set_max_delay / set_min_delay 。...

2017-11-17 标签:FPGAFPGA设计xdc 13535

SDSoC开发环境如何加速Zynq SoC和MPSoC开发进程

随着智能系统的进步和“物联网”的发展,以及人与物之间互联互通的增强,大多数新产品现在均采用了基于SoC的开发平台。此类平台便于企业以更快的速度将产品推向市场,提高系统级效率,...

2017-11-17 标签:ZynqSDSoC 3416

用Vivado HLS高阶合成重构算法设计有效处理管道

目前的应用软件通常包含有复杂的内存访问机制,尤其是在科学计算和数字信号处理领域,内存的管理将十分复杂。我们利用Vivado HLS设计了一个简单的例子,可以使你在一些棘手的情况下,用...

2017-11-17 标签:Vivado 1123

Zynq SoC多处理器的两个ARMA9内核的通信与存储

Zynq SoC多处理器的两个ARMA9内核的通信与存储

利用赛灵思Zynq SoC 上的两个ARM A9 内核可以显著提高您的系统性能。赛灵思Zynq®-7000 全可编程SoC 的众多优势之一就是拥有两个ARM® Cortex ™ -A9板载处理器。不过,很多裸机应用和更为简单的操作...

2017-11-17 标签:Zynq 7575

MACsec综合FPGA的IP内核提升数据中心安全性

MACsec综合FPGA的IP内核提升数据中心安全性

数据中心设备设计人员将结合采用基于FPGA的内核来提供安全的高性能以太网链路。 云存储和IT服务包对IT 经理而言极富吸引力,因为这不仅能降低成本,而且还可减轻支持工作。然而有一个大...

2017-11-17 标签:FPGAIP核 5788

算法重构和Vivado HLS在FPGA上快速实现高吞吐量的处理引擎

如果您正在努力开发计算内核,而且采用常规内存访问模式,并且循环迭代间的并行性比较容易提取,这时,Vivado® 设计套件高层次综合(HLS) 工具是创建高性能加速器的极好资源。通过向C 语言...

2017-11-17 标签:FPGAVivadoHLS 2269

如何使用Zynq SoC和赛灵思IP核简化高速光学收发器模块热测试

本文介绍一种使用Zynq SoC和赛灵思IP 核简化高速光学收发器模块热测试的方法。 随着数据中心内部光学收发器模块的传输速度提高到前所未有的高度,数据中心内每个机架的温度也在不断大幅上...

2017-11-17 标签:FPGAZynq 2009

将PetaLinux移植到FPGA上的原因和步骤详解

将PetaLinux移植到FPGA上的原因和步骤详解

从最初不起眼的胶合逻辑开始,FPGA已经历了漫长的发展道路。当前FPGA的逻辑容量和灵活性已将其带入了嵌入式设计的中心位置。目前,在单个可编程芯片上可实现一个完整系统,这种架构有助...

2017-11-17 标签:FPGA 9964

Vivado中的静态时序分析工具Timing Report的使用与规范

Vivado中的静态时序分析工具Timing Report的使用与规范

《XDC约束技巧》系列中讨论了XDC约束的设置方法、约束思路和一些容易混淆的地方。我们提到过约束是为了设计服务,写入Vivado中的XDC实际上就是用户设定的目标 ,Vivado对FPGA设计的实现过程必...

2017-11-17 标签:Vivadoxdc 39289

10分钟教会你UltraFAST十大准则

UltraFast是Xilinx在2013年底推出的一套设计方法学指导,旨在指引用户最大限度地利用现有资源,提升系统性能,降低风险,实现更快速且可预期的设计。面向Vivado的UltraFast方法学的主体是UG949文档...

2017-11-17 标签: 9319

用Xilinx Vivado HLS可以快速、高效地实现QRD矩阵分解

用Xilinx Vivado HLS可以快速、高效地实现QRD矩阵分解

使用Xilinx Vivado HLS(Vivado 高层次综合)工具实现浮点复数QRD矩阵分解并提升开发效率。使用VivadoHLS可以快速、高效地基于FPGA实现各种矩阵分解算法,降低开发者对算法FPGA的实现难度。其中包括...

2017-11-17 标签:VivadoHLSqrd 4304

快速发展的无线标准以及如何应对技术革新者们面临的困境

在这个科技飞速进步的时代,技术领导者(即革新者)们正面临着技术革新所带来的困境。一方面,技术革新为公司赢得市场立足点,以及扩大市场份额的机会。但另一方面,随着市场的成熟,...

2017-11-17 标签:无线WPAN 1065

Spartan6芯片μC/OS-II的可抢占式嵌套中断机制的正确性与可行性的验证

Spartan6芯片μC/OS-II的可抢占式嵌套中断机制的正确性与可行性的验证

Spartan6芯片μC/OSII操作系统的可抢占、可嵌套的中断方法的实现描述,并通过搭建测试平台,由示波器输出波形以及计数器打印信息等手段的验证,基于Spartan6芯片μC/OSII操作系统的可抢占、可嵌...

2017-11-17 标签:spartan6 2171

在NI FlexRIO中使用DRAM

在NI FlexRIO中使用DRAM

许多高性能仪器使用动态随机存取存储器(DRAM)作为本地存储器,DRAM是一种高密度、高带宽的存储器。选择具有DRAM的NI FlexRIO FPGA模块, 您便可自由地将此类本地存储纳入您的应用。典型的DRAM采...

2017-11-17 标签:DRAMNI 1508

基于Zynq的PMSM驱动控制系统设计

本文介绍了基于ZynqSoC的PMSM驱动控制系统,该控制系统使用ARM和FPGA相结合的形式实现了高性能、高集成度的控制算法。本系统中FPGA部分实现了计算并行度高、计算性能要求高的PMSM电流环矢量控...

2017-11-17 标签:控制系统Zynq 4303

易于工程实现的脉冲信号实时测频算法

易于工程实现的脉冲信号实时测频算法

脉冲信号是现代雷达主要采用的信号形式,脉冲信号频率测量是雷达侦察中不可或缺的环节,对雷达对抗起着重要的作用。数字化处理是雷达对抗系统发展的趋势之一,常用的数字测频方法包括...

2017-11-17 标签:FPGA脉冲 3377

JPEG2000 MQ编码算法的优化和FPGA实现

MQ编码是一种无损数据压缩技术,已被JPEG2000标准采用,其高复杂度成为JPEG2000系统实现的速度瓶颈。本文在分析MQ编码算法软件流程的基础上提出了一种优化的基于流水线处理的MQ编码算法;并...

2017-11-17 标签:FPGA编码JPEG2000 3910

在FPGA中实现嵌入式TCP/IP通信协议栈

在FPGA中实现嵌入式TCP/IP通信协议栈

研究了嵌入式TCP/IP通信协议栈在Xilinx FPGA上的实现,介绍了其软硬件的系统组成和原理,提出一种实时操作系统上TCP/IP协议栈的高效工作模式,并在Virtex5 FPGA上移植成功。通过建立测试平台进行...

2017-11-17 标签:FPGA嵌入式 9449

视觉导向机器人使用LabVIEW坐标标定方法

使用LabVIEW和用于DENSO的ImagingLab Robotics库,机器视觉和机器人系统可以集成在一个应用程序中。本文介绍了使用相同坐标系统在机器视觉系统和机器人系统之间进行标定的方法。本文是用于DENS...

2017-11-17 标签:机器人LabVIEW机器视觉 13958

实现用于专业视频的JPEG2000网络

赛灵思携手Barco Silex 推出的最新参考设计支持通过互联网协议网络传输JPEG2000 视频。由于画质出众,JPEG 2000 已成为高画质视频压缩(包括电视广播商节目收集网络视频传输)的标准选择。因此...

2017-11-17 标签:JPEG2000 4720

SDx环境能让人集中精力优化FPGA布局和性能并能实现更高的系统效率

赛灵思的全新SDx 软件定义环境配合Vivado IPI、HLS 和备受青睐的系统级设计工具。 为将设计团队的生产力提升到全新的水平,并将All Programmable FPGA、SoC 和3D IC 推向更广泛的软件工程师用户,赛灵...

2017-11-17 标签: 3571

搭配最佳供电序列方案 FPGA系统电源管理效率大增

设计现场可编程闸极数组(FPGA)时,供电序列为重要考虑因素。由于设计需求可能介于三轨至十轨以上,FPGA厂商通常会明定电源序列要求。若遵循建议的电源序列,即可避免启动时产生过量电源...

2017-11-17 标签:FPGA 1428

R系列PXIe总线高性能技术用于自定义数字应用

NI R系列多功能RIO设备具有用户定义的板载处理功能,使系统定时及触发具有高度的灵活性。R系列硬件采用用户可编程的FPGA来替代用于控制设备功能的固定式ASIC芯片,使得所有模拟和数字I/O通...

2017-11-17 标签:LabVIEWPXIE 2347

运用示波器和用户可定义的FPGA提高测量质量与速度

示波器的需求急速成长,同时新的研究和测试应用也需要更多、更快、更复杂的讯号。 这会需要更具智能功能的测试设备,才能准确侦测特定的讯号状况并避免空滞时间、在采集期间处理资料...

2017-11-17 标签:FPGA示波器 740

利用FPGA完成VGA显示控制使其脱离PC机的控制分析和实验

设计中采用了Verilog HDL语言对赛灵思Basys开发板进行编程设计。首先通过Image2Lcd软件分别提取两幅图片的色彩信息数据,将得到的数据存储到开发板的FPGA内嵌块ROM中,然后读取块ROM中的图片信息...

2017-11-17 标签:FPGAVGABASYs 1938

利用Cordic算法来计算三角函数的值

利用Cordic算法来计算三角函数的值

所有这些逼近方法本质上都是用多项式函数来近似我们要计算的三角函数,计算过程中必然要涉及到大量的浮点运算。在缺乏硬件乘法器的简单设备上(比如没有浮点运算单元的单片机),用这...

2017-11-17 标签:CORDIC算法三角函数 7520

基于MicroBlaze的AXI总线实时时钟IP核设计

作者:萨其日娜 内蒙古鲁电电力工程有限公司 摘要: 应用MicroBlaze软核作为CPU的硬件平台,在此平台上设计了基于AXI总线的通用实时时钟IP核。给出了创建IP核的过程和导入IP核的方法。介绍了实...

2017-11-17 标签:MicroBlazeAXI总线 4366

Petalinux的网络数据传输性能测试

介绍一种针对MicroBlaze软核处理器特别开发的嵌入式操作系统Petalinux,成功地实现了其在ML507开发板上的移植,并且通过LabVIEW软件在该系统上实现了基于TCP/IP协议的网络数据收发。同时,测试了...

2017-11-17 标签:FPGA 2723

利用捷变收发器来简化SDR平台设计复杂度并提高实际运算效能

有鉴于软件定义无线电(SDR)平台是实现5G等先进通讯系统不可或缺的工具,半导体厂推出专为SDR应用量身打造的新一代捷变(Agile)收发器射频芯片,其整合模拟讯号处理与强大滤波功能于小巧且低...

2017-11-17 标签:SDR 2485

基于FPGA的智能卡验证平台设计

随着集成电路设计技术的发展和芯片集成度的提高,验证已经成为芯片设计流程中的主要瓶颈。本文设计了一个基于FPGA的智能卡验证平台,并对验证方法做了详细阐述。本文对于双界面智能卡...

2017-11-17 标签:FPGA 1436

编辑推荐厂商产品技术软件/工具OS/语言教程专题