基于FPGA的指针反馈式低功耗Viterbi译码器的性能分析和设计

随着现代无线通信系统日益复杂化的发展，无线基带通信系统中各模块的实际性能、延时、功耗等参数成为基带设计的重要考虑因素。Viterbi译码器广泛应用于无线局域网和移动通信系统，并且作为基带系统的重要组成部分，其功耗与性能成为基带设计中非常关键的一环。因此，设计功耗低、译码性能好的Viterbi译码器尤为重要。

传统的Viterbi译码器主要包括支路度量单元(BMU)、加比选单元(ACSU)以及幸存路径存储单元(SMU)。其中SMU根据各状态的幸存路径得出译码信息，其实现方法有两种：寄存器交换法(RE)和追踪回溯法(TB)。传统的寄存器交换法需要在译码过程中不断进行寄存器交换存取操作，对于约束长度较大、状态数较多的情况，硬件功耗较大；而追踪回溯法无需进行复杂的寄存器交换，每一个译码时刻只需变动少量RAM，实现功耗较小。因此关于追踪回溯法的Viterbi译码器研究甚广[1-3]。但是TB方法的译码延时约为RE方法的4倍[4]，无法满足对实时性要求高的无线通信系统(如无线局域网)的性能要求。

基于对译码性能、功耗以及延时的考虑，提出一种新型的指针反馈式低功耗Viterbi译码器。该译码器采用新的译码单元取代SMU，利用译码路径从初始状态0开始的特点，通过每一时刻通过不断更新的唯一状态译码指针，结合加比选单元输出的状态译码信息，指示出当前时刻的译码路径状态走向，并输出当前译码结果。FPGA实现结果表明，对于（2，1，7）卷积译码延时只为2个时钟周期，实时性好。此外，该方法实现的译码器比传统的追踪回溯法译码器功耗降低60%，并且实现较好的译码性能。

1 指针反馈式Viterbi译码基本原理
传统的Viterbi译码按照最大似然估计原则，通过计算每一时刻可能的路径值，最终找出一条最大似然路径作为译码输出路径。

本文提出的指针反馈式Viterbi译码利用传统译码器每次译码从初始状态0开始的特点，并且在译码过程中，使前一时刻某状态只与当前时刻另一状态存在一对一指向关系，从而在每一时刻确定译码路径。与此同时，通过状态指针不断更新当前时刻译码路径上的状态，实时输出译码结果。但是这种方法在遇到输入序列某区域存在较多错码情况时，很有可能选错译码路径而导致大面积译码错误。为了克服上述缺点，卷积编码器必须做出简单调整：当编码L（L≥4）次后，重新复位输入，使译码重新从状态0开始，从而有效阻隔输入错码引起的译码错误的扩散。在信噪比较高的情况下，该译码器能够在功耗、延时以及性能上得到保证。

为了更好地说明所提出的Viterbi译码器算法，现以约束长度K=3、编码率r=1/2生成多项式g0=1118，g1=1018，并且以L=10的卷积编码器对数据(01011101001000)进行编码得到(00,11,10,00,01,10,01,00,10,11,11,10,11,00)，并经过噪声干扰，对该组噪声数据进行软判决处理，其译码过程如图1所示。根据状态转移关系，状态0或状态2可能指向下一时刻的状态0或状态1。当t=1时，状态0与状态1幸存路径均源于t=0时的状态0，为了使相邻时刻状态转移不出现分叉情况，此时需要对状态0和状态1更新后的累计路径距离进行最小值比较，较小的一方状态指向不变，结果从t=0到t=1，状态0指向状态0。而原本状态0指向状态1的情况，改变成状态2指向状态1（即图中虚线表示），从而实现相邻两时刻之间状态转移的单一指向性。为了演示方便，图1中只给出t≤4时改进后各状态幸存路径情况。另外，从图中看出译码路径每时刻经过的译码状态的最低位（最低位以下划线标示）与此刻译码比特相同，因此可以采用状态指针的方法将其初始化为状态0，每一时刻译出的码比特反馈更新状态指针，进行实时译码追踪。此外，由于L=10，在t=10时，状态重新复位到状态0，使译码器重新从状态0出发以实现连续译码。