0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

FPGA之三八译码器

jf_78858299 来源:文鸿开源工作室 作者: JiangYW 2023-04-26 15:38 次阅读

FPGA之三八译码器

一听到三八译码器这个东西可能会感觉有点熟悉,其实在STC89C51系列单片机中,里面就有一个三八译码器,就是一开始的流水灯程序,LED0-7这八个LED!但是怎么在FPGA中实现三八译码器呢?其实很简单。

1、创建好工程,像上一篇文章那样,我就不多说了,忘记的同学可以到下面这个网址查看,

https://blog.csdn.net/Jiang_YW/article/details/89220995

2、创建好工程以后,再新建一个Verilog HDL文件,我命名为DCC_38.v,然后把文件添加到工程里面。

图片

建议新手先学一下Verilog HDL语法,不然对这些内容会看不懂,Verilog相对于VHDL要简单,而且看起来要更相似与C语言,学过C的话,再学Verilog会简单一点点。

推荐网址:https://www.cnblogs.com/SYoong/p/5849168.html

有好几个章节,有兴趣的的同学可以学学。

3、把上面工程编译一遍没错之后,就可以开始写tb(testbench)文件了,再新建一个DCC_38_tb.v文件,编写激励程序。

图片

写完之后也添加到尽快工程里面进行编译。

4、点击Assignment → Setting

图片

按上图操作完成之后,点击add跟OK,保存好即可。

5、点击RTL Simulation,进行前仿真

图片

一开始没仿真图出来,点击上面红色框的黑色放大镜即可。

由上图可见仿真没有错误,那么就先关闭ModuleSim。

6、然后点击Gate Level Simulation进行后仿真,点击Run。操作与上图一样

图片

在图里可以看见LED的输出有一点点的延迟,这是正常现象。

图片

为什么这一瞬间LED的值会为零呢?

实际上是芯片0000_0001→0000_0000 → 0000_0010进行了两次的反转,其他的也一样。

7、点击Pin Planner,参考引脚配置,进行引脚分配

图片

图片

图片

8、再编译一遍程序,就可以烧录到板子里面。

图片

上图只看左边三个开关,第四个忽略

程序ok。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1602

    文章

    21320

    浏览量

    593194
  • 单片机
    +关注

    关注

    6001

    文章

    43973

    浏览量

    620830
  • 译码器
    +关注

    关注

    4

    文章

    310

    浏览量

    49906
  • STC
    STC
    +关注

    关注

    14

    文章

    298

    浏览量

    65273
收藏 人收藏

    评论

    相关推荐

    截短Reed-Solomon码译码器FPGA实现

    截短Reed-Solomon码译码器FPGA实现提出了一种改进的BM算法,并在此基础上提出了一种大量采用并行结构的截短RS码译码器的实现方式。验证表明,该算法能显著提高基于FPGA
    发表于 09-19 09:39

    基于IP核的Viterbi译码器实现

    【摘要】:Viterbi译码器在通信系统中应用非常普遍,针对采用DSP只能进行相对较低速率的Vit-erbi译码的问题,人们开始采用FPGA实现高速率Viterbi译码。本文首先简单描
    发表于 04-26 16:08

    译码器可作什么使用?

    译码器的使能端看做输入端、译码器的输入端看做地址端,则全译码器可作什么使用
    发表于 05-18 11:41

    怎么实现BCH译码器FPGA硬件设计?

    本文通过对长BCH码优化方法的研究与讨论,针对标准中二进制BCH码的特性,设计了实现该译码器FPGA硬件结构。
    发表于 06-15 09:23

    怎么实现RS编译码器的设计?

    本文研究了RS码的实现方法,并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS编译码器的设计,同时对其进行了仿真和在线调试,并给出了功能仿真图和测试结果。时序仿真结果表明,该编译码器能实现预期功能。
    发表于 06-21 06:23

    三八译码器的应用

    芯片,这种数字芯片由简单的输入逻辑来控制输出逻辑,比如 74HC138这个三八译码器,图 3-15 是 74HC138 在我们原理图上的一个应用。从这个名字来分析,三八译码器,就是把
    发表于 07-19 09:08

    怎样通过移位寄存级联+三八译码器去驱动16*16LED点阵屏呢

    怎样通过移位寄存级联+三八译码器去驱动16*16LED点阵屏呢?有哪些操作流程?
    发表于 11-09 07:02

    译码器定义

    译码器1. 译码器定义译码器是一种用以检测输入位(码)的特定组合是否存在,并以特定的输出电平来指示这种特定码的存在的数字电路。——《数字电子技术基础系统方法》译码器的功能是将具有特定含
    发表于 12-07 09:37

    三八译码器的相关资料推荐

    蓝桥杯单片机硬件基础74HC138——三八译码器(选通时输出为低电平)4个或非门控制LED控制LED状态由P0口控制,选通输出由Y4C控制;因此,P2口需满足P2 = 1000 0000
    发表于 01-21 07:28

    译码器,译码器是什么意思

    译码器,译码器是什么意思 译码器是组合逻辑电路的一个重要的器件,其可以分为:变量译码和显示译码两类。  变量
    发表于 03-08 16:32 5385次阅读

    基于FPGA的高速RS编译码器实现

    本文介绍了 RS[ 255, 223 ]编译码器FPGA设计和基于线形反馈移位寄存器的编码器设计 , 以及由伴随式计算、关键方程求解、钱氏搜索、Forney算法等功能模块组成的译码器。为了实现简单
    发表于 05-22 10:43 45次下载
    基于<b class='flag-5'>FPGA</b>的高速RS编<b class='flag-5'>译码器</b>实现

    基于FPGA的RS码译码器的设计

    介绍了符合CCSDS标准的RS(255,223)码译码器的硬件实现结构。译码器采用8位并行时域译码算法,主要包括了修正后的无逆BM迭代译码算法,钱搜索算法和Forney算法。采用了三级
    发表于 01-25 16:43 68次下载
    基于<b class='flag-5'>FPGA</b>的RS码<b class='flag-5'>译码器</b>的设计

    截短Reed_Solomon码译码器FPGA实现

    截短Reed_Solomon码译码器FPGA实现
    发表于 05-11 11:30 11次下载

    使用verilog语言编程的三八译码器的工程文件免费下载

    本文档的主要内容详细介绍的是使用verilog语言编程的三八译码器的工程文件免费下载.
    发表于 09-22 17:43 13次下载
    使用verilog语言编程的<b class='flag-5'>三八</b><b class='flag-5'>译码器</b>的工程文件免费下载

    如何使用FPGA实现跳频系统中的Turbo码译码器

    给出了跳频系统中 Turbo码译码器FPGA( field programmable gate array)实现方案。译码器采用了MaxLog-map译码算法和模块化的设计方法,可以
    发表于 04-01 11:21 5次下载
    如何使用<b class='flag-5'>FPGA</b>实现跳频系统中的Turbo码<b class='flag-5'>译码器</b>