电子发烧友App
随着xilinx公司进入20nm工艺，以堆叠的方式在可编程领域一路高歌猛进，与其配套的EDA工具——新一代高端FPGA设计软件VIVADO也备受关注和饱受争议。我从2012年开始使用VIVADO，像所有刚推出的软件一样，在刚推出的时候都会存在一些bug，特别是VIVADO2013.2\2013.3。而最新的版本VIVADO2013.4在32位的电脑上也是经常出现运行缓慢、自动退出或挂起等现象，相信在后面的版本中这些问题会得到很好的解决。虽然存在一些bug但是它却阻挡不了VIVADO高效的设计以及良好的布局布线效果。下面我以我工作中碰到的一个工程为例来和大家分享一下VIVADO的高效设计带给我们的全新感受！我的工程是一个ADC数据采集的例子，LVDS总线，12根数据线，DDR模式。根据XILINX给出的xapp585，我将串并转换1:7的设计改成了串并转换1:4。依然使用了selectIO资源的ISERDES。原设计框图如下：[[wysiwyg_imageupload:1348:]]其中Calibration bitslip state machine和Deskew Control模块比较复杂并且使用了较多的算法，整个工程在ISE14.2中光综合过程就跑了将近5分钟左右，然后布局布线就更加的慢了。将近跑了7分钟半。后来我将整个工程移植到VIVADO2013.4中，其效率快的让我吃惊，总共加起来不超过5分钟。在使用VIVADO 的过程中有以下几个亮点，让我感觉效率确实提高不少。第一，当版本升级后，相应的IP版本也要升级，但是不要担心，VIVADO在检测到需要更新的IP后会提醒你更新，只要按着它的提示进行操作就可以将所有的IP一起更新，省去了很多麻烦。第二，调试时，直接从netlist通过mark debug添加NET到ILA中，然后VIVADO会将相应的约束自动添加到xdc文件中，最后通过VIVADO Logic Analyzer来查看波形。这种方法比之前的chipscope更加的高效！[[wysiwyg_imageupload:1349:]]第三，掌握基本的几个Tcl命令，如get_cells/get_nets/get_pins/get_ports/get_clocks等，而且相对于ISE环境下的Tcl命令，这些命令都是全称加上下划线的，掌握这些命令可以编成脚本，大大的提高了设计效率。
使用VIVADO对7系列FPGA的高效设计心得
- FPGA(591969)
- 赛灵思(130433)
- Vivado(64979)
相关推荐
专家分享：高效高可靠LED驱动设计的心得
要普及LED灯具，不但需要大幅度降低成本，更需要解决技术性的问题。如何解决能效和可靠性这些难题，PowerIntegrations市场营销副总裁DougBailey分享了高效高可靠LED驱动设计的心得。
2014-05-12 10:02:32
1049
1049
FPGA开发Vivado的仿真设计案例分析
仿真功能概述 仿真FPGA开发中常用的功能，通过给设计注入激励和观察输出结果，验证设计的功能性。Vivado设计套件支持如下仿真工具：Vivado Simulator、Questa、ModelSim
2020-12-31 11:44:004723
4723
如何实现基于FPGA Vivado的74系列IP封装呢？
双击桌面图标打开Vivado 2017.2，或者选择开始>所有程序>Xilinx Design Tools> Vivado 2017.2>Vivado 2017.2；
2023-07-30 09:39:11403
403
FPGA无法在Artix 7上从SPI Flash启动的解决办法？
我正在使用Artix 7 FPGA板（xc7a200t fbg676）。我有一个mcs文件（及其相关的prn文件），它是使用Vivado 2015.4生成的。当我尝试使用Vivado 2016.2在
2020-08-12 09:31:34
VIVADO从此开始高亚军编著
分析 / 11．1．1 Xilinx 7系列FPGA内部结构分析 / 11．1．2 Xilinx UltraScale系列FPGA内部结构分析 / 181．2 FPGA设计流程分析 / 221．3
2020-10-21 18:24:48
Vivado用于kintex7 FPGA显示找不到功能合成是什么原因？
嗨，我是FPGA的Vivado工具的初学者。我的FPGA是Kintex7系列的XC7K325T-2FFG900C。我安装了vivado，并且获得了我购买FPGA时获得的凭证。作为手册，我去了
2020-05-07 09:03:24
vivado约束参考文档
UG471 - 7 Series FPGAs SelectIOResources User Guide UG472 - 7 Series FPGAs ClockingResources User
2018-09-26 15:35:59
Xilinx 7系列FPGA管脚是如何定义的？
引言： 我们在进行FPGA原理图和PCB设计时，都会涉及到FPGA芯片管脚定义和封装相关信息，本文就Xilinx 7系列FPGA给出相关参考，给FPGA硬件开发人员提供使用。通过本文，可以了解到
2021-05-28 09:23:25
Xilinx 7系列FPGA芯片管脚定义与封装
引言： 我们在进行FPGA原理图和PCB设计时，都会涉及到FPGA芯片管脚定义和封装相关信息，本文就Xilinx 7系列FPGA给出相关参考，给FPGA硬件开发人员提供使用。通过本文，可以了解到
2021-07-08 08:00:00
Xilinx FPGA Vivado 开发流程
大侠好，欢迎来到FPGA技术江湖。本系列将带来FPGA的系统性学习，从最基本的数字电路基础开始，最详细操作步骤，最直白的言语描述，手把手的“傻瓜式”讲解，让电子、信息、通信类专业学生、初入职场小白
2023-04-13 15:18:52
【Artix-7 50T FPGA申请】FPGA由Altera转Xilinx系列笔记
：1、Xilinx A7系列FPGA芯片与S6系列FPGA芯片的对比2、Vivado软件安装与介绍3、使用Vivado 编写Verilog代码进行开发数字逻辑开发和验证的全流程4、使用Vivado软件
2016-10-11 18:15:20
【Artix-7 50T FPGA申请】基于Artix-7的智能家居
，在此基础上设计过基于FPGA的电子琴。同时此前在电子发烧友成功申请获得过云路由和树莓派的试用，认真对待每次试用机会，认真撰写心得体会。如果获得Artix-7 FPGA的试用机会，试用进度如下：1、认真阅读
2016-11-10 12:34:54
【Artix-7 50T FPGA试用体验】Artix-7 50T FPGA板卡文件安装与使用
感谢电子发烧友论坛给予这次试用机会，一直想试用一下Xilinx FPGA，苦于没有太多机会。这次就让我好好领略一下Xilinx最新7系列FPGA的高大上。首先介绍一下安装板卡文件的优势：1、板载资源
2016-11-28 15:15:16
【Artix-7 50T FPGA试用体验】Labview与xilinxFPGA结合初探
提供了工业最先进的FPGA，而且还开发了改变编程规则的完全可编程SoC和3D IC系列产品。NI在帮助定义Xilinx 7系列器件的要求上也发挥了关键作用。 Xilinx 7系列的一个主要
2016-12-21 10:56:25
【Artix-7 50T FPGA试用体验】xilxin Artix-7 系列FPGA相关特性
性能的情况下，开发人员必须能够扩展使用模式，以实现更高的处理带宽、更高的可移植性以及更广的应用范围，同时使功耗这一关键资源保持最低。赛灵思 Artix®-7 系列 FPGA 重新定义了成本敏感型
2016-11-01 15:52:18
【创龙TLZ7x-EasyEVM评估板试用连载】Vivado安装详情
命令语言(TcL)、Synopsys系统约束(SDC)以及其它有助于根据客户需求量身定制设计流程并符合业界标准的开放式环境。 Vivado目前只支持Xilinx的28nm工艺的7系列FPGA，包括
2020-05-31 10:20:03
【创龙TLZ7x-EasyEVM评估板试用连载】基于创龙TLZ7x-EasyEVM的监测仪
FPGA开发流程。③、设置约束条件，进行PS端配置，PL端烧写程序，PS与PL相互通信测试。④、驱动摄像头去采集图片，总结SOM-TLZ7x核心板的性能，开发的心得体会，问题点汇总，分享开发成果。
2020-04-23 10:32:27
可以在Vivado时序分析器工具中指定温度和电压值来估算设计时序吗？
嗨，我们正在尝试使用Vivado工具链手动路由FPGA，并想知道应该使用什么工具来手动路由Virtex 7 FPGA。还可以在Vivado时序分析器工具中指定温度和电压值来估算设计时序吗？我们将如
2018-10-25 15:20:50
在使用Vivado 2015.2过程中碰到的问题和心得体会，期待大牛关注指导！！！
本人Vivado小白一枚，项目开发需要，最近才买了一块z-turn板，芯片是XC7Z020。因为购买的IP核是使用vivado 2015.2生成的，所以我也必须使用2015.2。网上和各种论坛的资料
2016-01-22 09:47:18
基于 FPGA vivado 2017.2 的74系列IP封装
基于 FPGA vivado 2017.2 的74系列IP封装实验指导一、实验目的掌握封装IP的两种方式：GUI方式以及Tcl方式二、实验内容 本实验指导以74LS00 IP封装为例，介绍了两种封装
2017-12-20 10:23:11
基于FPGA Vivado的流水灯样例设计资料分享
【流水灯样例】基于 FPGA Vivado 的数字钟设计前言模拟前言Vivado 设计流程指导手册——2013.4密码:5txi模拟
2022-02-07 08:02:04
基于microblaze的vivado开发流程
arty a7是基于Artix-7 FPGA设计的开发平台，具有丰富的Pmod接口，扩展性较强，搭建microblaze软核易于开发Arty A7开发板基本外设：LED灯、UART串口、KEY按键
2022-01-18 08:09:43
如何通过Vivado修复设计路由
大家好，我有一个小的Vivado项目，想要修复整个设计的路由。然后，我想将某些单元移动到FPGA架构的其他区域，同时保留剩余的布线。我想知道如何通过Vivado实现这一目标？谢谢以上来自于谷歌翻译
2018-11-06 11:42:21
安装了Vivado 2016.3启动Vivado时目录中没有Spartan 7设备？
大家好，我已经安装了Vivado 2016.3。在安装过程中，我检查了Spartan 7包。但是当我启动Vivado时，目录中没有Spartan 7设备。 Vivado目前是否普遍支持Spartan 7？或者我是否通过安装工具犯了一些错误？最好的祝福，埃米尔
2020-08-11 07:25:38
怎么改变vivado性能
的时钟速度？所以最后一个问题是：具有3 Ghz时钟的i5 cpu将比i7更高效，比方说2.8 Ghz时钟？ （数字是任意的）干杯以上来自于谷歌翻译以下为原文Hi all, As I
2019-04-25 06:33:01
系统verilog代码能用于spartan6 FPGA吗
大家好，我们不能将系统verilog代码用于spartan 6 FPGA吗？因为Xilinx ISE 14.x不支持.sv文件，而vivado将支持7系列FPGA以上。问候，Nishant Angadi
2020-05-25 14:01:47
聊一聊7系列FPGA的供电部分
前几篇咱们说了FPGA内部逻辑，本篇咱们再聊一聊7系列FPGA的供电部分。首先咱们说spartan7系列，通常咱们需要使用以下电源轨：1，VCCINTFPGA内部核心电压。其不损坏FPGA器件的范围
2021-11-11 09:27:56
请问7系列FPGA收发器向导v2.3 GTX名称不正确的原因？
你好我试图在KC705板上使用收发器来生成比特流。我正在使用Vivado 2012.3和7系列FPGA收发器向导v2.3。我之前使用过具有不同传输者名称的IBERT核心。IBERT收发器名称类似于
2020-07-28 10:29:31
请问哪个版本的Vivado支持xc7a100tfgg676-1？
你好，我想知道哪个版本的Vivado支持开发零件号xc7a100tfgg676-1？这是一些ISE版本吗？我可以肯定地说，Viv 2015.4不是。谢谢
2020-08-04 10:10:29
购买NetFPGA SUME板后，我可以获得Vivado许可吗？
嗨，我发现Vivado webpack版本v2014.4不支持安装在NetFPGA SUME板上的eh Virtex-7 690 FPGA。我想知道购买NetFPGA SUME板的任何许可证捆绑
2018-12-18 10:36:47
赛灵思7系列采用FPGA电源模块
。ROHM与安富利公司共同开发赛灵思7系列FPGA及Zynq®–7000 All Programmable SoC的评估套件Mini-Module Plus 用的电源模块。安富利公司已经开发出多款赛灵思
2018-12-04 10:02:08
XC7VX690T-2FFG1157I——可编程逻辑FPGA
Xilinx®7系列FPGA由四个FPGA系列组成，可满足各种系统要求，从低成本、小尺寸、成本敏感的高容量应用到超高端连接带宽、逻辑容量和信号处理能力，以满足最苛刻的高性能应用
2022-08-30 17:04:09
XC7A100T-2CSG324I Artix-7可编程逻辑FPGA
FPGA, Artix-7, MMCM, PLL, 285 I/O, 628 MHz, 101440单元, 950 mV至1.05 V, FBGA-484Xilinx Artix®-7 FPGA系列
2023-05-10 16:03:24
XC7K325T-2FFG676I 可编程逻辑Kintex-7系列FPGA
Kintex®-7 FPGA系列为您的设计提供28nm技术最好性价比, 同时为您提供高DSP比率, 高性价比封装, 以及支持PCIe® Gen3与10千兆以太网等主流标准. 与前一代相比, 新一代
2023-07-25 14:50:00
赛灵思客户共贺Vivado 设计套件推出
赛灵思推出的 Vivado 设计套件和 Virtex-7 FPGA，使 EVE 等标准 FPGA 仿真供应商在产品性能和功能方面全面超越定制 ASIC 仿真供应商
2012-04-25 09:10:141417
1417使用Vivado高层次综合 (HLS)进行FPGA设计的简介
Introduction to FPGA Design with Vivado High-Level Synthesis，使用 Vivado 高层次综合 (HLS) 进行 FPGA 设计的简介
2016-01-06 11:32:55
65
65Vivado高效设计案例分享
首先，在这个页面上啰嗦几句。左侧列出了软件不同的版本号，大家根据自己的需要选择相应的版本。中间这一列就是我们需要下载的软件安装包了。目前，Vivado支持windows和linux操作系统。大家可以
2018-07-12 15:21:003345
3345
高效、低成本的 FPGA 器件：Spartan-7 FPGA！
赛灵思 Spartan®-7 系列提供了一系列高效、低成本的 FPGA 器件。这些器件经过专门设计，能满足低成本市场的特殊需求。 摘要 Spartan®-7 FPGA 将高性能 28nm 可编程
2017-11-16 15:15:548367
8367
用Xilinx Vivado HLS可以快速、高效地实现QRD矩阵分解
使用Xilinx Vivado HLS（Vivado 高层次综合）工具实现浮点复数QRD矩阵分解并提升开发效率。使用VivadoHLS可以快速、高效地基于FPGA实现各种矩阵分解算法，降低开发者
2017-11-17 17:47:433293
3293
Vivado设计之Tcl定制化的实现流程
其实Tcl在Vivado中还有很多延展应用，接下来我们就来讨论如何利用Tcl语言的灵活性和可扩展性，在Vivado中实现定制化的FPGA设计流程。 基本的FPGA设计实现流程 FPGA的设计流程简单来讲，就是从源代码到比特流文件的实现过程。大体上跟IC设计流程类似，可以分为前端设计和后端设计。
2017-11-18 01:48:013295
3295
基于FPGA的Vivado功耗估计和优化
资源、速度和功耗是FPGA设计中的三大关键因素。随着工艺水平的发展和系统性能的提升，低功耗成为一些产品的目标之一。功耗也随之受到越来越多的系统工程师和FPGA工程师的关注。Xilinx新一代开发工具Vivado针对功耗方面有一套完备的方法和策略，本文将介绍如何利用Vivado进行功耗分析和优化。
2017-11-18 03:11:504873
4873Tcl在Vivado中的基础应用
Vivado使用技巧的最大障碍，以至于两年多后的今天，仍有很多用户缺乏升级到Vivado的信心。本文介绍了Tcl在Vivado中的基础应用，希望起到抛砖引玉的作用，指引使用者在短时间内快速掌握相关技巧，更好地发挥Vivado在FPGA设计中的优势。
2017-11-18 03:52:014675
4675
赛灵思推出Spartan-7 FPGA系列密集型器件，能够快速集成和实现
赛灵思公司为成本敏感型应用推出灵活的 I/O 密集型器件——Spartan-7 FPGA系列。该新型系列器件可满足汽车、消费类电子、工业物联网、数据中心、有线/无线通信和便携式医疗解决方案等多种
2018-08-20 10:48:001464
1464
借助Vivado来学习FPGA的各种配置模式
单片机是基于FLASH结构的，所以单片机上电直接从本地FLASH中运行。但SRAM 架构的FPGA是基于SRAM结构的，掉电数据就没了，所以需要借助外部电路来配置运行的数据，其实我们可以借助Vivado来学习FPGA的各种配置模式。
2018-11-05 15:12:577298
7298Xilinx Vivado软件ILA使用心得
Vivado在使用A7芯片时，使用内部逻辑分析仪时，在非AXI总线下最多只能绑定64组信号（例化一个或者多个ILA模块，信号组数相加不能超过64），如果超过64组会出现错误。
2018-11-23 09:38:551400
1400Verilog HDL语言及VIVADO的应用
中国大学MOOC
本课程以目前流行的Xilinx 7系列FPGA的开发为主线，全面讲解FPGA的原理及电路设计、Verilog HDL语言及VIVADO的应用，并循序渐进地从组合逻辑、时序逻辑的开发开始，深入到FPGA的基础应用、综合应用和进阶应用。
2019-08-06 06:12:003450
3450
数字设计FPGA应用：硬件描述语言与VIVADO
本课程以目前流行的Xilinx 7系列FPGA的开发为主线，全面讲解FPGA的原理及电路设计、Verilog HDL语言及VIVADO的应用，并循序渐进地从组合逻辑、时序逻辑的开发开始，深入到FPGA的基础应用、综合应用和进阶应用。
2019-12-05 07:06:002166
2166
数字设计FPGA应用：FPGA的基本实践
本课程以目前流行的Xilinx 7系列FPGA的开发为主线，全面讲解FPGA的原理及电路设计、Verilog HDL语言及VIVADO的应用，并循序渐进地从组合逻辑、时序逻辑的开发开始，深入到FPGA的基础应用、综合应用和进阶应用。
2019-12-05 07:05:002887
2887
数字设计FPGA应用：7系列FPGA及7a35tftg256-1特性
本课程以目前流行的Xilinx 7系列FPGA的开发为主线，全面讲解FPGA的原理及电路设计、Verilog HDL语言及VIVADO的应用，并循序渐进地从组合逻辑、时序逻辑的开发开始，深入到FPGA的基础应用、综合应用和进阶应用。
2019-12-05 07:04:004829
4829数字设计FPGA应用：FPGA的基本逻辑结构
本课程以目前流行的Xilinx 7系列FPGA的开发为主线，全面讲解FPGA的原理及电路设计、Verilog HDL语言及VIVADO的应用，并循序渐进地从组合逻辑、时序逻辑的开发开始，深入到FPGA的基础应用、综合应用和进阶应用。
2019-12-03 07:04:002191
2191
数字设计FPGA应用：FPGA概述
中国大学MOOC
本课程以目前流行的Xilinx 7系列FPGA的开发为主线，全面讲解FPGA的原理及电路设计、Verilog HDL语言及VIVADO的应用，并循序渐进地从组合逻辑、时序逻辑的开发开始，深入到FPGA的基础应用、综合应用和进阶应用。
2019-12-03 07:00:002097
2097
数字设计FPGA应用：7系列FPGA IOB
本课程以目前流行的Xilinx 7系列FPGA的开发为主线，全面讲解FPGA的原理及电路设计、Verilog HDL语言及VIVADO的应用，并循序渐进地从组合逻辑、时序逻辑的开发开始，深入到FPGA的基础应用、综合应用和进阶应用。
2019-12-02 07:09:003602
3602
数字设计FPGA应用：FPGA串口（A、B）电路设计
中国大学MOOC
本课程以目前流行的Xilinx 7系列FPGA的开发为主线，全面讲解FPGA的原理及电路设计、Verilog HDL语言及VIVADO的应用，并循序渐进地从组合逻辑、时序逻辑的开发开始，深入到FPGA的基础应用、综合应用和进阶应用。
2019-12-02 07:08:002118
2118
极客对Xilinx Vivado HLS工具使用经验和心得
介绍了如何利用Vivado HLS生成FIR滤波算法的HDL代码，并将代码添加到ISE工程中，经过综合实现布局布线等操作后生成FPGA配置文件，下载到FPGA开发板中，Darren采用的目标板卡是Spartan-3 FPGA。
2019-07-30 17:04:244554
4554FPGA设计中Tcl在Vivado中的基础应用
Tcl介绍 Vivado是Xilinx最新的FPGA设计工具，支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比，Vivado可以说是全新设计的。无论从界面、设置、算法
2020-11-17 17:32:262112
2112使用vivado的过程如何清理/压缩不必要的文件
作者：材哥，玩儿转FPGA 前言 vivado和ISE的使用差别很大，Vivado是专门针对7系列和以后系列的FPGA/AP SOC进行高效设计的工具，特别是最近提出的UltraFast设计方法
2020-12-25 14:53:368000
8000
FPGA实现基于Vivado的BRAM IP核的使用
Xilinx公司的FPGA中有着很多的有用且对整个工程很有益处的IP核，比如数学类的IP核，数字信号处理使用的IP核，以及存储类的IP核，本篇文章主要介绍BRAM IP
2020-12-29 15:59:399496
9496赛灵思Vivado ML版优化应用设计
赛灵思近日宣布推出 Vivado ML 版，这是业内首个基于机器学习（ML ）优化算法以及先进的面向团队协作的设计流程打造的 FPGA EDA 工具套件，可以显著节省设计时间与成本，与目前
2021-07-02 16:40:132403
2403
【FPGA Vivado】基于 FPGA Vivado 的流水灯样例设计
【流水灯样例】基于 FPGA Vivado 的数字钟设计前言模拟前言Vivado 设计流程指导手册——2013.4密码:5txi模拟
2021-12-04 13:21:0826
26Vivado在FPGA设计中的优势
Xilinx的新一代设计套件Vivado相比上一代产品ISE，在运行速度、算法优化和功能整合等很多方面都有了显著地改进。但是对初学者来说，新的约束语言XDC以及脚本语言Tcl的引入则成为了快速掌握Vivado使用技巧的最大障碍，以至于两年多后的今天，仍有很多用户缺乏升级到Vivado的信心。
2022-09-19 16:20:511309
1309Xilinx FPGA Vivado开发流程介绍
系统性的掌握技术开发以及相关要求，对个人就业以及职业发展都有着潜在的帮助，希望对大家有所帮助。本次带来Vivado系列，Vivado开发软件开发设计流程。话不多说，上货。
2023-02-21 09:16:442831
2831
Vivado布线和生成bit参数设置
本文主要介绍Vivado布线参数设置，基本设置方式和vivado综合参数设置基本一致，将详细说明如何设置布线参数以优化FPGA设计的性能，以及如何设置Vivado压缩BIT文件。
2023-05-16 16:40:452957
2957
在Artix 7 FPGA上使用Vivado的组合逻辑与顺序逻辑
电子发烧友网站提供《在Artix 7 FPGA上使用Vivado的组合逻辑与顺序逻辑.zip》资料免费下载
2023-06-15 09:14:490
0如何读懂FPGA开发过程中的Vivado时序报告？
FPGA开发过程中，vivado和quartus等开发软件都会提供时序报告，以方便开发者判断自己的工程时序是否满足时序要求。
2023-06-26 15:29:05531
531
Vivado™ 设计套件 2023.2 版本：加速自适应 SoC 和 FPGA 产品设计
员和系统架构师需要探索更为高效的全新工作方式。 AMD Vivado 设计套件 可提供易于使用的开发环境和强大的工具，有助于 加速大型自适应 SoC 和FPGA等系列产品的设计与上市 。 现在
2023-11-02 08:10:02600
600AMD Vivado Design Suite 2023.2的优势
由于市场环境日益复杂、产品竞争日趋激烈，为了加快推出新型自适应 SoC 和 FPGA 设计，硬件设计人员和系统架构师需要探索更为高效的全新工作方式。AMD Vivado Design Suite
2023-11-23 15:09:24319
319FPGA实现基于Vivado的BRAM IP核的使用
Xilinx公司的FPGA中有着很多的有用且对整个工程很有益处的IP核，比如数学类的IP核，数字信号处理使用的IP核，以及存储类的IP核，本篇文章主要介绍BRAM IP核的使用。 BRAM是FPGA
2023-12-05 15:05:02317
317
工商网监
评论