应用篇-在STM32L051上使用RT-Thread 第五篇,也是本次应用的完结篇。
2022-06-29 10:34:55
5155 
。 Pynq降低了开发人员的门槛,但知其然也知其所以然,开发效率将会更高。因此,在进入PYNQ的python开发之前,我们先来学习ZYNQ的PL与PS开发,为接下来的学习提供良好的基础。 本部分的学习
2020-12-25 14:11:50
9769 使用zynq最大的疑问就是如何把PS和PL结合起来使用,在其他的SOC芯片中一般都会有GPIO,本实验使用一个AXI GPIO的IP核,让PS端通过AXI总线控制PL端的LED灯,实验虽然简单,不过可以让我们了解PL和PS是如何结合的。
2021-02-01 10:06:00
7851 
PL和PS的高效交互是zynq soc开发的重中之重,我们常常需要将PL端的大量数据实时送到PS端处理,或者将PS端处理结果实时送到PL端处理,常规我们会想到使用DMA的方式来进行,但是各种协议非常
2021-01-30 09:54:00
16464 
/005899fe6815 二、ZYNQ7020 分为PS端、PL端 PS: 处理系统 (Processing System) , 就是与 FPGA 无关的 ARM 的 SOC 的部分。 PL: 可编程逻辑
2021-05-12 10:25:31
19446 
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明,适用开发环境:Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4
2021-09-07 17:03:30
3710 
在新的一年,<电子发烧友>编辑部对工程师特别关注的创新热点产品做了一系列的深度整理与分析。本次是系列文章的第五篇,主要是针对 连接器厂商及其产品进行了整理。
2021-01-01 05:31:00
10477 本帖最后由 Tronlong创龙科技 于 2021-6-7 08:48 编辑
本文主要介绍ZYNQ PS + PL异构多核案例的使用说明,适用开发环境:Windows 7/10 64bit
2021-05-28 14:28:28
ZYNQ 分为 PS 和 PL 两部分,那么器件的引脚(Pin)资源同样也分成了两部分。ZYNQ PS 中的外设可以通过 MIO(Multiuse I/O,多用输入/输出)模块连接到 PS 端的引脚
2022-02-08 07:27:16
ZYNQ学习笔记_ZYNQ简介和Hello WorldZYNQ介绍PS和PL的连接ZYNQ开发工具链在PS端编写Hello World程序ZYNQ介绍ZYNQ-7000系列是基于Xilinx开发环境
2022-02-17 07:37:36
嗨,我必须找出zynq 7020 PS和zynq PL如何通话,特别是我必须找到将在ARM中处理的SDK C代码。你能用一个明确的C代码告诉我,它解释了数据如何从PS转移到PL,这是ARM用来做这个的基本程序吗?谢谢
2020-05-08 09:37:11
论坛上只有下篇,这里将上、下篇一起发了,这里只有1-3篇,看手册应该还有第五篇,欢迎有更全的用户继续上传
2009-12-10 10:01:08
一、队伍介绍
本篇为蜂鸟E203系列分享第五篇,本篇介绍的内容是E203 代码结构梳理。
二、层次图
三、模块具体功能
2025-10-30 06:56:37
文档教程更新至第五篇
第1篇 驱动基础篇
第2篇 字符设备基础
第3篇 并发与竞争
第4篇 高级字符设备进阶
第5篇 中断
未完待续,持续更新中...
视频教程更新至十一期
第一期_驱动基础
第二期
2023-09-04 10:53:03
输入到PL的管脚上一个时钟信号,另一种方法则是使用PS提供给PL的时钟信号。从ZYNQ的技术手册里我们得知,PS部分可以提供给PL四路相对独立的时钟信号(它们之间不保证时序上的关系),因此我们的任务就是
2015-06-01 11:54:12
原子公众号,获取最新资料第十四章基于BRAM的PS和PL的数据交互在ZYNQ SOC开发过程中,PL和PS之间经常需要做数据交互。对于传输速度要求较高、数据量大、地址连续的场合,可以通过AXI DMA来
2020-09-04 11:08:46
错误。然后,我在SDK中编程PS端,led闪烁正确的频率!我的问题,当锁定Zynq PL时钟? PS程序之后?需要多长时间?是不是意味着,PL配置期间LED闪烁错误,在非易失性Flas Boot中编程PS期间(或之后)闪烁?谢谢的Berker
2020-08-27 15:09:19
/Adam-Taylor-s-MicroZed-Chronicles-Part-180-All-about-the-Xilinx/ba-p/756988但该芯片自带板,Zynq 7020属于Zynq家族。是否可以在电路板上使用它?如果没有,支持reVision的官方(Xilinx / AVNet / ...)主板的最低成本是多少?筹码怎么样?
2019-10-10 06:25:58
你好我在Zynq 7010设计上添加了一个UART 16550 IP,中断直接连接到Zynq INTC。在petalinux中导入硬件设计后,pl.dtsi结构似乎没问题,但是当我编译图像并启动板
2020-04-08 07:50:34
`玩转Zynq连载19——[ex02]基于Zynq PL的欢快流水灯 更多资料共享腾讯微云链接:https://share.weiyun.com/5s6bA0s百度网盘链接:https
2019-08-28 09:26:47
),而必须把MIO0和MIO9保留给GPIO MIO使用。完成配置后,重新编译PL工程,确保当前配置产生.bit文件。 2 导出PS硬件配置和新建SDK工程参考文档《玩转Zynq-工具篇:导出PS硬件配置
2019-10-10 11:21:06
://pan.baidu.com/s/1XTQtP5LZAedkCwQtllAEyw提取码:ld9c 1 Zynq的GPIO概述参考文档《玩转Zynq-基础篇:Zynq PS的GPIO外设.pdf》。关于
2019-10-12 17:35:16
`玩转Zynq连载25——[ex04] 基于Zynq PL的自定义IP核集成更多资料共享腾讯微云链接:https://share.weiyun.com/5s6bA0s百度网盘链接:https
2019-09-20 11:35:29
至芯科技之altera 系列FPGA教程 第五篇 快速选择目标器件
2016-08-11 03:19:32
请问zynq 怎么实现PS与PL数据交互,然后通过UART串口打印出来?前辈们做过的指导我一下。
2020-08-03 15:53:30
XAPP1251说明显示,可以在Zynq ARM处理器上运行XVC服务器来控制FPGA中的JTAG端口。但是,我不清楚,是否可以在同一个FPGA中控制PL JTAG?可以使用运行在设备PS部分上
2020-07-30 13:51:19
汇佳第五代25-29寸彩色电视机电路图,汇佳第五代25-29寸彩电图纸,汇佳第五代25-29寸原理图。
2009-05-25 11:46:05
235 本文通过实例详细解析如何利用Zynq-7000的PL和PS进行交互。实际上,Zynq就是两大功能块:双核Arm的SoC和FPGA。根据Xilinx提供的手册,PS: 处理系统 (Processing System) , 就是与FPGA无关的A
2012-12-12 13:40:22
58287 
By Adam Taylor 到目前为止的文章中,我们已经研究了MicroZed开发板上使用以太网的数据传输问题。我们还没有涉及片上外设通信的问题:实时时钟,非易失内存以及独特的传感器。这些通信涉及到I2C或者SPI总线。
2017-01-13 11:07:11
1045 在Adam Taylor玩转MicroZed系列的前期部分中,我们介绍了IP栈的概念。(见Adam Taylor玩转MicroZed系列第79部分:Zynq SoC以太网第3部分)接下来就是在我们的设计中使用该协议栈了。SDK开发环境允许我们创建BSP的时候包含一个轻量级的IP栈(lwIP)。
2017-01-13 11:17:11
1413 
By Adam Taylor 在本系列博客的前两部分中,我们研究了带有Zynq SoC PS(处理器系统)的以太网MAC(介质访问控制层),包括深入探讨了一个MAC使用范例。以太网MAC是一个基础的构建模块,它允许我们实现一个IP栈,然后因此给我们的工程创建联网条件。
2017-01-13 11:24:11
1018 By Adam Taylor 在约束系列的最后,我们讲讲关联布局宏(RPM)的约束。RPM允许你在FPGA的布局中将DSP、FF、LUT和RAMS等资源组合在一起。与PBlocks不同,RPM并不
2017-11-10 14:49:02
1165 分享下PS与PL之间数据传输比较另类的实现方式,实现目标是: 1、传输时数据不能滞留在一端,无论是1个字节还是1K字节都能立即发送; 2、PL端接口为FIFO接口; PS到PL的数据传输流程: PS
2017-02-08 01:00:11
2324 
By Adam Taylor 在过去一周中,我接到了很多不同人的来信,他们正在使用以Zynq为基础的开发工具。他们非常想知道怎么样去把MicroZed系列博客教程应用到他们所选择的硬件平台上。加上
2017-02-08 02:12:49
745 
By Adam Taylor 在先前的博客中我们研究过I/O约束,下一个合乎逻辑的步骤就是研究如何在我们的设计中用FPGA进行放置和布线约束。使用放置约束的原因如下:为了帮助实现时序,或者为了在
2017-02-08 02:22:11
404 通过前面的学习,我们已经对Zynq系列的PL和PS部分已经有了相当多的了解。其中有关约束的部分我们曾经提到过但是没有重点关注。约束可以添加特定的信息到你的设计,并在综合工具和实现工具中可以得到实现
2017-02-08 03:58:43
1001 
上周的博客中我们完成了硬件的搭建,并且把硬件部分导入到SDK,见Adam Taylor’s MicroZed Chronicles Part 67: AXI DMA II,下一步通过写一个简单的程序
2017-02-08 05:53:11
565 
上周的博客中我们学习了Zynq SoC的AXI DMA,我解释了怎样利用AXI DMA控制器将数据从PL搬运到PS。在本期博客中我们将学习怎样完成硬件的搭建。 首先我们要更深入的了解一下AXI
2017-02-08 08:10:39
527 有意思的方面,就是它能够将数据从PL(可编程逻辑)部分移动至存储器中——例如片上存储器或者DDR SDRAM,而存储器是映射到PS的地址空间上的。 作为工程师我们一直想这样做,将在Zynq PL部分实现的硬件存储器映射到PS部分的地址空间中,这是非常有用的,因为这样做可以允
2017-02-08 08:14:11
336 
在本系列上一篇博客中,我们学习了解了使用XMD和XSDB来调试我们的应用和系统。然而为了确保我们的应用在性能上是优化的,另一个非常重要的方面就是对应用程序进行详细分析。 分析不同于调试,就分析功能
2017-02-08 09:53:00
263 在此系列博客的前面几期中,我们已经可以运行示例应用并获得用于分析的程序运行数据。运行分析器可以生成一个gmon.out格式的文件,它包含了分析数据。当应用程序运行自然结束或者通过SDK来终止应用程序
2017-02-08 09:56:49
370 
在上一篇的MicroZed系列博客中,我们学习了两种与XADC进行通信的方法:Zynq SoC 的AXI或者DevC接口。通过在每个驱动程序中输出XADC的基地址,我演示了这两种XADC通信方法
2017-02-08 09:58:42
413 讨论,这个问题解决之后我们将回来继续学习PicoBlaze。 前面的博客中提到,有多种方式可以实现XADC与Zynq之间的交互,除了JTAG接口: 1.我们可以借助DevC接口实现XADC与PS(处理器系统)之间的直接交互,使用这种方式时,Zynq SoC的PL(可编程逻辑)部分不需要进行配置。然
2017-02-08 10:04:11
400 前面的几篇博客中,我们通过介绍怎样驱动CCD的一些知识了解了PicoBlaze的一些特点,同时也知道了通过Zynq PS(处理器系统)可是实现PicoBlaze的动态可重配置,我觉得在这次博客当中
2017-02-08 11:11:37
250 作者:Adam Taylor 在上一篇博客中我们已经知道了如何动态更新PicoBlaze的运行程序,现在我们要学习一个完成的设计应用。一个非常相关的应用就是驱动CCD(电荷耦合元件)图像传感器,因为
2017-02-08 12:31:33
279 正如我上周所讲,Petalinux是Xilinx针对Zynq SoC提供的Linux官方版本。为了攫取该版本最大资源,我们需要创建自己的版本。这就需要我们在Linux环境下进行开发。现在,并不是
2017-02-08 13:58:08
384 如果在我们的虚拟机上已经安装好了SDK,我们就得使用Linux操作系统来建立我们自己的应用程序。这通常需要对 Zynq SoC的硬件重新进行定义。 首先,我们要做的就是确保将VIVADO设计套件以及
2017-02-08 13:58:11
645 我必须承认这是一篇我从来不希望要写的博客。当我开始写玩转MicroZed时,我还不确定每周一篇写到52篇。达到这样的里程碑并拥有150,000的浏览量,我想回顾过去的一年在Zynq SoC上涵盖
2017-02-08 15:35:37
306 作者:Adam Taylor 在上一篇博客中我们了解了Zynq SoC的OCM(片上存储器) ,利用它可以实现在AMP模式下内部处理器内核之间的通信。现在我们将写一些程序代码将这个设备(OCM)利用
2017-02-08 15:38:12
1089 作者:Adam Taylor 在最近的几篇博客中,我们花了主要精力讲解操作系统和AMP(非对称多进程处理),接下来我们希望看到Linux系统在microzed板上运行。我们目前还没有讨论
2017-02-08 15:42:12
944 
作者:Adam Taylor 上篇博客中我们看到了在ZynqSoC的两块ARM Cortex-A9 MPCore处理器之间共享数据。我提到方法可以改进——使得更加高效——我们可以使用软件中断来进行两
2017-02-08 15:47:34
470 介绍完操作系统后我将会在Zynq SoC上演示,我打算首先在MicroZed上实现的操作系统就是Micrium公司的uC/OSiii。这是一个硬式实时操作系统,可以点击这里下载。 该OS已经用于大量
2017-02-08 18:26:11
345 最近的几篇关于MicroZed系列的博客中我们介绍并了解了RTOS(实时操作系统)的概念,既然已经介绍了基本知识,是时候在MicroZed开发板上实现运行我们的第一个操作系统。我们将使
2017-02-08 18:27:06
602 
作者:Steve Leibson, 赛灵思战略营销与业务规划总监 在我前面的一篇博客(查看Adam Taylor玩转MicroZed系列40:MicroZed操作系统第二部分)中,大家已经见识了
2017-02-08 18:27:11
387 我本来打算在这篇博客中继续介绍探讨运行于Zynq SoC上的操作系统。然而由于上周有人提问过一些关于Zynq SoC外设XADC,中断和alarms的问题,我认为我们应该快速的了解一下以及我们怎样
2017-02-08 18:30:02
655 
在这期博客前面的几期,我们介绍了驱动Adafruit Neopixels设计实例的解决方案架构。我们使用Vivado方块图设计这个解决方案(具体可以查看Adam Taylor玩转MicroZed系列
2017-02-08 19:05:11
541 
作者:Steve Leibson, 赛灵思战略营销与业务规划总监 By Adam Taylor 我们采用基于Zynq的MicroZed板来实现Adafruit NeoPixel驱动器,前后花了8周
2017-02-08 19:06:11
379 到目前为止,我们已经从Zynq/MicroZed系列博客中看到了很多设计的例子,但是这些设计都没有使用到操作系统。裸板系统对于目前我们博客中涉及到的例子已经足够满足设计要求了,但是如果我们想使用更加
2017-02-08 19:09:11
326 最近我拿到了一块MicroZed I/O 扩展板卡,这个扩展板补充完善了MicroZed系统化模块(SOM)设计方法,通过分解位于MicroZed开发板背面的两个小型的I/O引脚集管上的I/O引脚来
2017-02-08 20:20:29
554 Adam Taylor's博客系列讲解在基于ARM的Zynq SoC芯片可编程逻辑上实现定点数学函数计算。 我们已经在MicroZed 系列的前期博客中学习了在PL(可编程逻辑)内实现定点运算,现在
2017-02-09 02:07:37
447 
NeoPixel RGB LED阵列”)在这篇博文中,我将要描述这个设计方案的硬件部分,然后在下一篇博文中描述该方案的整体架构。这个设计方案用到了Zynq SoC中的PS(处理器系统)和PL(可编程逻辑
2017-02-09 03:41:03
585 
。 与我们在本博客系列中的方法一样:加上所生成的头文件作为BSP的一部分。这些头文件提供了宏和函数,我们可以用来驱动DMA 。我们将在这个示例中加入: Xscugic.h和xil_exceptions.h
2017-02-09 05:47:33
384 
Adam Taylor's博客系列讲解基于ARM的Zynq SoC芯片可编程逻辑实现定点算法以提高性能。 这个博客系列每周发布,迄今为止已经发布了6个月,我们在Zynq SoC处理器系统(PS)中
2017-02-09 07:58:12
412 因为MicroZed是个低成本的开发套件,所以在板子上除了给PS(33.3333 MHz)、DDR、SPI FLASH、microSD卡接口和USB提供时钟信号外,并没有为PL部分提供单独的晶振。
2017-02-09 14:16:11
4978 
了解Zynq PS / PL接口之后;到目前为止,我们已经分析了Zynq All Programmable SoC芯片中的PS (处理器系统)与PL(可编程逻辑)之间的接口。
2017-02-10 12:00:11
1426 
《一步一步学ZedBoard & Zynq》系列第二篇,目的是为了学习不使用ARM PS情况下,只对Zynq PL的编程方法,同时学习Xilinx?PlanAhead工具的使用方法?
2017-02-10 20:24:11
4268 到现在为止,我们知道如何在基于Zynq SoC的系统中例化PicoBlaze 软核处理器。在这篇博客,我们将继续探索更多关于如何生成PicoBlaze 程序以及如何使用JTAG接口更新程序而不是重新编译整个设计。
2017-02-11 07:01:06
1217 Zynq SoC的处理系统提供额外功能让我们可以建立一个更加灵活的Zynq 程序下载系统以适应更多工作。
2017-02-11 07:03:11
1451 
在以前发布的玩转MicroZed系列博客中,我们建立了一个基于Zynq的系统,通过使用双端口RAMS和BRAM(块RAM)控制器将两个PicoBlaze处理器核连接到Zynq的PS部分,现在我们将学习一下怎样实现更新存储在双端口RAM中的PicoBlaze处理器的程序。
2017-02-11 07:05:11
1370 
如何获得FreeRTOS演示并且在MicroZed上运行。FreeRTOS由Real Time Engineering公司开发,为小容量和极快运行速度的嵌入式系统提供帮助。
2017-02-11 10:03:12
1936 
在上一篇博客中成功地演示了FreeRTOS并在基于Zynq的MicroZed板上运行之后,显然我们想要能够编写我们自己的应用程序。因此,我们将首先举一个简单的例子。我们将配置Zynq SoC的XADC并且在串行链路上输出结果。
2017-02-11 10:03:13
1448 相比较经典的FPGA,Zynq-7000系列最大的特点是将处理系统PS和可编程资源PL分离开来,固化了PS系统的存在,实现了真正意义上的SOC(System On Chip)。 1.
2017-11-18 05:11:01
20176 
Zynq SoC架构的主要优势之一就是能够通过在器件的可编程逻辑内构建外设来加快处理速度。 这是Adam Taylor 计划编写的Zynq-7000 All Programmable SoC实际操作
2018-01-12 03:50:33
1273 
Adam Taylor讨论了使用Zynq®和Zynq UltraScale +™SoC开发图像处理应用程序时学到的一些技巧
2018-11-30 06:37:00
2577 Zynq在PS和PL之间有9个AXI接口。
2018-12-30 09:45:00
8291 在ps的控制下,可以实现安全或非安全的配置所有ps和pl。通过zynq提供的JTAG接口,用户可以在外部主机的控制下对zynq进行配置,zynq不支持最开始就配置pl的过程。
2019-05-15 11:41:31
8873 
在 ZYNQ进阶之路1 中我们讲解了PL端LED流水灯的工程的建立,编码,综合和下载!本节主题,PL端PWM输出设计,讲解怎么用ZYNQ PL端简单实现2通道PWM波输出,其中工程创建过程以及综合
2020-11-25 15:06:36
2272 
Xilinx 用两个 96 位独特器件标识符(称为器件 DNA)为每个 Zynq UltraScale+ 器件编程。一个 DNA 值位于可编程逻辑 (PL) 中,另一个 DNA 值位于处理系统 (PS) 中。这两个 DNA 值是不同的,但每个 DNA 都有以下属性及读取访问方法。
2022-02-08 14:19:49
2342 
Xilinx 用两个 96 位独特器件标识符(称为器件 DNA)为每个 Zynq UltraScale+ 器件编程。一个 DNA 值位于可编程逻辑 (PL) 中,另一个 DNA 值位于处理系统 (PS) 中。这两个 DNA 值是不同的,但每个 DNA 都有以下属性及读取访问方法。
2021-01-23 06:32:33
10 ZYNQ7000系列FPGA的PS自带两个IIC接口,接口PIN IO可扩展为EMIO形式即将IO约束到PL端符合电平标准的IO(BANK12、BANK13、BANK34、BANK35);SDK中
2021-01-28 08:05:27
26 刚学ZYNQ的时候,看到里面反复提到PS和PL,还以为PS是PhotoShop的意思,PL是哪种型号的简称。 稍微了解之后才知道,ZYNQ是ARM和FPGA的组合,PS是programming
2021-06-18 16:09:46
11175 ZYNQ 分为 PS 和 PL 两部分,那么器件的引脚(Pin)资源同样也分成了两部分。ZYNQ PS 中的外设可以通过 MIO(Multiuse I/O,多用输入/输出)模块连接到 PS 端的引脚
2021-12-04 18:51:06
16 ZYNQ学习笔记_ZYNQ简介和Hello WorldZYNQ介绍PS和PL的连接ZYNQ开发工具链在PS端编写Hello World程序ZYNQ介绍ZYNQ-7000系列是基于Xilinx开发环境
2021-12-22 19:11:29
10 的协议,可用于寄存器式控制/状态接口。例如,Zynq XADC 使用 AXI4-Lite 接口连接到 Zynq PS。
2022-05-10 09:52:12
4732 这篇文章记录ZYNQ7020的PS端的基本开发流程,关于PL端的开发流程,参考之前文章,这里放个超链接。
2022-07-24 18:12:57
12418 MPSoC含有PS、PL;在PS和PL之间有大量接口和信号线,比如AXI、时钟、GPIO等。缺省情况下,PS和PL之间有接口和信号线被关闭。加载bit后,软件才会打开PS和PL之间的接口和信号线
2022-08-02 09:45:03
1412 Zynq MPSoC是Zynq-7000 SoC(之后简称Zynq)的进化版本。Zynq是赛灵思发布的集成PL(FPGA)和PS设计的最早的一代产品。如图2.1所示,在相对较高层次对比了三种器件。Zynq MPSoC的PS部分比Zynq的PS部分面积更大,也更复杂。本章,将介绍这三种器件的特点.
2022-08-15 09:16:38
3750 在无 JTAG 的模式下,Zynq 是通过片上CPU完成对芯片的配置,也就是PS和PL的配置是通过 PS 处理器 ARM 核来实现的。需要注意的是,与传统的 Xilinx 7 系列 FPGA 芯片不同,Zynq 是不支持从 PL 端进行直接启动配置的,一定要通过 PS 部分来完成。
2022-10-19 09:11:55
2023 电子发烧友网站提供《将Zynq PS和PL与内存映射寄存器集成.zip》资料免费下载
2022-12-06 15:14:29
2 Zynq-7000系列芯片的逻辑资源(PL)是不同的,Z-7020以下是基于A7 FPGA的,Z-7030以上是基于K7的,资源数量有所不同。而我们使用的Zedboard是Z-7020的。
2022-12-22 09:44:09
3421 S_AXI_ACP_FPD接口实现了PS 和PL 之间的低延迟连接,通过这个128位的接口,PL端可以直接访问APU的L1和L2 cache,以及DDR内存区域。故PL侧可以直接从cache中拿到APU的计算结果,同时也可以第一时间将逻辑加速运算的结果送至APU。
2023-02-01 15:36:53
4694 ZYNQ 芯片分为 PL 和 PS, PS 端的 IO 分配相对是固定的,不能任意分配,虽然 PS 端的 ARM 是硬核,但是在 ZYNQ 当中也要将 ARM 硬核添加到工程当中才能使用,FPGA
2023-08-11 09:36:34
13623 
前言本文主要介绍PS+PL端异构多核案例的使用说明,适用开发环境:Windows7/1064bit、XilinxVivado2017.4、XilinxSDK2017.4。案例位于产品资料“4-软件
2023-01-03 15:50:37
19 半导体前端工艺(第五篇):沉积——“更小、更多”,微细化的关键
2023-11-27 16:48:42
1465 
ZYNQ SoC 的 PS (Processing System) 和 PL (Programmable Logic) 之间的数据交互是系统设计的核心。
2025-10-15 10:33:19
737 
评论