0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Zynq UltraScale+ 器件与PL DNA不同的值

电子设计 来源:电子设计 作者:电子设计 2022-02-08 14:19 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

描述

Xilinx 用两个 96 位独特器件标识符(称为器件 DNA)为每个 Zynq UltraScale+ 器件编程

一个 DNA 值位于可编程逻辑 (PL) 中,另一个 DNA 值位于处理系统 (PS) 中。

这两个 DNA 值是不同的,但每个 DNA 都有以下属性及读取访问方法。

DNA 位置 大小 不可修改(写保护) 只读访问方法
PL DNA 96 位 PL DNA_PORTE2 原语(参见 UG974),
or
通过 FUSE_DNA 指令 (opcode[11:0]=100100110010) JTAG PL TAP。
Vivado 硬件管理器显示 PL DNA 值。
PS DNA 96 位 PS APB(32 位)寄存器,地址:
0xFFCC100C (DNA_0)
0xFFCC1010 (DNA_1)
0xFFCC1014 (DNA_2)
SDK XilSKey_ZynqMp_EfusePs_ReadDna API 返回 PS DNA 值。

PL DNA[93:57] 位值可能与 Xilinx 编程的 PS DNA[93:57] 位值不同。

解决方案

PL DNA 建议用于通过 Xilinx 二维码器件查找工具/请求识别器件的应用,或用于依靠不可修改独特器件标识符的安全应用。

实例:

如何使用附带的 AXI_DNA 内核从处理器访问 PL DNA。(在 Vivado/XSDK 2018.2 中完成测试)。

1) 在 ip_repo 文件夹中提取压缩文件附件。

pIYBAGAJ6PSAGn05AAA9BIOoLPo924.png

2) 将 ip_repo 目录添加到资源库中。

pIYBAGAJ6TKAKi6NAABtXFL_8fg247.png

3) 将 AXI_DNA IP 添加到模块设计中,“运行自动”会其连接至处理器子系统并验证分配给 AXI DNA 的地址。

o4YBAGAJ6XCADIBYAAAQiltPH7w989.png



4) 将硬件导出至 XSDK,创建一个空项目并导入这三个文件(在 71342.zip 中附加到此答复记录):

dna_test.c

AXI_DNA_selftest.c

AXI_DNA.h

5) 编译,创建一个可引导的映像,观察 UART 终端上的以下输出:

***************************************
The PL DNA is: 400000000113746804416305
***************************************


附件

文件名 文件大小 File Type
xilinx.com_user_AXI_DNA_1.0.zip 13 KB ZIP
71342.zip 2 KB ZIP

审核编辑:何安

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    ALINX教程分享_Zynq UltraScale+ MPSoC PYNQ3.1.2移植

    本教程在 Ubuntu22.04.1 虚拟机中安装了 Xilinx 2024.1 的开发环境,基于该环境从源码编译 PYNQ 3.1.2 工程,生成能够在 ALINX AXU15EGB 开发板上运行的 PYNQ 系统镜像。
    的头像 发表于 11-30 16:06 2788次阅读
    ALINX教程分享_<b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> MPSoC PYNQ3.1.2移植

    现已上市:AMD Spartan UltraScale+ FPGA SCU35 评估套件——面向所有开发人员的经济实惠平台

    的路径。 该套件搭载了具备 I/O 扩展和板卡管理功能的 Spartan UltraScale+ SU35P 器件。其还为 AMD 成本优化型产品组合带来了多项新进展,并使开发人员能够快速启动
    的头像 发表于 11-27 10:52 200次阅读

    算力跃升!可嵌入整机的 6U VPX 异构高性能射频信号处理平台 AXW23

    采用  Zynq UltraScale+ RFSoC (XCZU47DR) 与  Virtex UltraScale+ FPGA (XCVU13P) ,两块顶尖芯片强强联手,各司其职
    的头像 发表于 10-30 17:06 436次阅读
    算力跃升!可嵌入整机的 6U VPX 异构高性能射频信号处理平台 AXW23

    Zynq MPSoC PS侧PCIe高速DMA互连解决方案

    在涉及Xilinx Zynq UltraScale+ MPSoC的项目中,实现设备间高速、低延迟的数据传输往往是核心需求之一。PCIe(尤其PS侧)结合DMA(直接内存访问)正是满足这类需求的理想技术方案。
    的头像 发表于 10-22 13:53 3122次阅读
    双<b class='flag-5'>Zynq</b> MPSoC PS侧PCIe高速DMA互连解决方案

    AMD Spartan UltraScale+ FPGA的优势和亮点

    AMD Spartan UltraScale+ FPGA 集小型封装、先进的 I/O 功能与低功耗等优势于一体。该系列 FPGA 配备高速 16.3 Gb/s 收发器、内置的外部内存控制器以及
    的头像 发表于 10-17 10:16 396次阅读
    AMD Spartan <b class='flag-5'>UltraScale+</b> FPGA的优势和亮点

    【VPX650 】青翼凌云科技基于 VPX 系统架构的 VU13P FPGA+ZYNQ SOC 超宽带信号处理平台

    VPX650 是一款基于 6U VPX 系统架构的 VU13P FPGA + XC7Z100 SOC 超宽带信号处理平台,该平台采用一片 Xilinx 的 Virtex UltraScale+
    的头像 发表于 10-16 10:48 316次阅读
    【VPX650 】青翼凌云科技基于 VPX 系统架构的 VU13P FPGA+<b class='flag-5'>ZYNQ</b> SOC 超宽带信号处理平台

    ZYNQ PS与PL数据交互方式

    ZYNQ SoC 的 PS (Processing System) 和 PL (Programmable Logic) 之间的数据交互是系统设计的核心。
    的头像 发表于 10-15 10:33 551次阅读
    <b class='flag-5'>ZYNQ</b> PS与<b class='flag-5'>PL</b>数据交互方式

    AMD Vivado IP integrator的基本功能特性

    我们还将带您了解在 AMD Zynq UltraScale+ MPSoC 开发板与 AMD Versal 自适应 SoC 开发板上使用 IP integrator 时,两种设计流程之间存在的差异。
    的头像 发表于 10-07 13:02 1806次阅读
    AMD Vivado IP integrator的基本功能特性

    fpga开发板 璞致 Kintex UltraScale Plus PZ-KU3P 与 PZ-KU5P核心板与开发板用户手册

    Xilinx Kintex UltraScale+系列FPGA器件采用FinFET工艺,具有120万逻辑单元、UltraRAM、100G以太网MAC等资源,功耗比7系列降低60%。璞致电子开发
    的头像 发表于 09-26 10:46 626次阅读
    fpga开发板 璞致 Kintex <b class='flag-5'>UltraScale</b> Plus PZ-KU3P 与 PZ-KU5P核心板与开发板用户手册

    璞致电子 UltraScale+ RFSoC 架构下的软件无线电旗舰开发平台

    璞致电子 PZ-ZU49DR-KFB 开发板基于 Xilinx ZYNQ UltraScale+ RFSoC XCZU49DR 主控制器,以 "ARM+FPGA 异构架构" 为
    的头像 发表于 08-06 10:08 885次阅读
    璞致电子 <b class='flag-5'>UltraScale+</b> RFSoC 架构下的软件无线电旗舰开发平台

    【PZ-ZU15EG-KFB】——ZYNQ UltraScale + 异构架构下的智能边缘计算标杆

    璞致电子推出PZ-ZU15EG-KFB异构计算开发板,搭载Xilinx ZYNQ UltraScale+ XCZU15EG芯片,整合四核ARM Cortex-A53、双核Cortex-R5F
    的头像 发表于 07-22 09:47 696次阅读
    【PZ-ZU15EG-KFB】——<b class='flag-5'>ZYNQ</b> <b class='flag-5'>UltraScale</b> + 异构架构下的智能边缘计算标杆

    AMD Spartan UltraScale+ FPGA 开始量产出货

    高 I/O、低功耗及先进的安全功能,适用于成本敏感型边缘应用 AMD 很高兴宣布,Spartan UltraScale+ 成本优化型系列的首批器件现已投入量产! 三款最小型的器件——SU10P
    的头像 发表于 06-18 10:32 2014次阅读
    AMD Spartan <b class='flag-5'>UltraScale+</b> FPGA 开始量产出货

    AMD Vivado Design Suite 2025.1现已推出

    AMD Vivado Design Suite 2025.1 现已推出,支持 AMD Spartan UltraScale+ 和新一代 Versal 器件。这一最新版本还新增了多项功能,可显著提升 Versal SSIT 器件
    的头像 发表于 06-16 15:16 1227次阅读

    Xilinx Ultrascale系列FPGA的时钟资源与架构解析

    Ultrascale+采用16ns,有3个系列:Artix,Kintex,Virtex。不仅是工艺制程方面,在其他方面也存在较大改进,如时钟资源与架构,本文将重点介绍Ultrascale的时钟资源与架构,Ultrascale+
    的头像 发表于 04-24 11:29 2105次阅读
    Xilinx <b class='flag-5'>Ultrascale</b>系列FPGA的时钟资源与架构解析

    Zynq UltraScale+ MPSoC数据手册

    电子发烧友网站提供《Zynq UltraScale+ MPSoC数据手册.pdf》资料免费下载
    发表于 12-30 14:37 3次下载