0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Zynq UltraScale+ 器件与PL DNA不同的值

电子设计 来源:电子设计 作者:电子设计 2022-02-08 14:19 次阅读

描述

Xilinx 用两个 96 位独特器件标识符(称为器件 DNA)为每个 Zynq UltraScale+ 器件编程

一个 DNA 值位于可编程逻辑 (PL) 中,另一个 DNA 值位于处理系统 (PS) 中。

这两个 DNA 值是不同的,但每个 DNA 都有以下属性及读取访问方法。

DNA 位置 大小 不可修改(写保护) 只读访问方法
PL DNA 96 位 PL DNA_PORTE2 原语(参见 UG974),
or
通过 FUSE_DNA 指令 (opcode[11:0]=100100110010) JTAG PL TAP。
Vivado 硬件管理器显示 PL DNA 值。
PS DNA 96 位 PS APB(32 位)寄存器,地址:
0xFFCC100C (DNA_0)
0xFFCC1010 (DNA_1)
0xFFCC1014 (DNA_2)
SDK XilSKey_ZynqMp_EfusePs_ReadDna API 返回 PS DNA 值。

PL DNA[93:57] 位值可能与 Xilinx 编程的 PS DNA[93:57] 位值不同。

解决方案

PL DNA 建议用于通过 Xilinx 二维码器件查找工具/请求识别器件的应用,或用于依靠不可修改独特器件标识符的安全应用。

实例:

如何使用附带的 AXI_DNA 内核从处理器访问 PL DNA。(在 Vivado/XSDK 2018.2 中完成测试)。

1) 在 ip_repo 文件夹中提取压缩文件附件。

pIYBAGAJ6PSAGn05AAA9BIOoLPo924.png

2) 将 ip_repo 目录添加到资源库中。

pIYBAGAJ6TKAKi6NAABtXFL_8fg247.png

3) 将 AXI_DNA IP 添加到模块设计中,“运行自动”会其连接至处理器子系统并验证分配给 AXI DNA 的地址。

o4YBAGAJ6XCADIBYAAAQiltPH7w989.png



4) 将硬件导出至 XSDK,创建一个空项目并导入这三个文件(在 71342.zip 中附加到此答复记录):

dna_test.c

AXI_DNA_selftest.c

AXI_DNA.h

5) 编译,创建一个可引导的映像,观察 UART 终端上的以下输出:

***************************************
The PL DNA is: 400000000113746804416305
***************************************


附件

文件名 文件大小 File Type
xilinx.com_user_AXI_DNA_1.0.zip 13 KB ZIP
71342.zip 2 KB ZIP

审核编辑:何安

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
收藏 人收藏

    评论

    相关推荐

    Zynq UltraScale+器件封装和管脚用户指南

    电子发烧友网站提供《Zynq UltraScale+器件封装和管脚用户指南.pdf》资料免费下载
    发表于 09-13 10:30 1次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b><b class='flag-5'>器件</b>封装和管脚用户指南

    Zynq UltraScale+ Use Case 3.4 原理图s

    Zynq UltraScale+ Use Case 3.4 原理图s
    发表于 07-10 18:38 1次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 3.4 原理图s

    Zynq UltraScale+ Use Case 3.3 原理图s

    Zynq UltraScale+ Use Case 3.3 原理图s
    发表于 07-10 18:38 1次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 3.3 原理图s

    Zynq UltraScale+ Use Case 3.2原理图s

    Zynq UltraScale+ Use Case 3.2 原理图s
    发表于 07-10 18:38 2次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 3.2原理图s

    Zynq UltraScale+ Use Case 3.1 原理图s

    Zynq UltraScale+ Use Case 3.1 原理图s
    发表于 07-10 18:38 1次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 3.1 原理图s

    Zynq UltraScale+ Use Case 2.4 原理图s

    Zynq UltraScale+ Use Case 2.4 原理图s
    发表于 07-10 18:37 1次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 2.4 原理图s

    Zynq UltraScale+ Use Case 2.3 原理图s

    Zynq UltraScale+ Use Case 2.3 原理图s
    发表于 07-10 18:37 1次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 2.3 原理图s

    Zynq UltraScale+ Use Case 2.1 原理图s

    Zynq UltraScale+ Use Case 2.1 原理图s
    发表于 07-10 18:36 1次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 2.1 原理图s

    Zynq UltraScale+ Use Case 1.3 原理图s

    Zynq UltraScale+ Use Case 1.3 原理图s
    发表于 07-10 18:36 0次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 1.3 原理图s

    Zynq UltraScale+ Use Case 1.2原理图s

    Zynq UltraScale+ Use Case 1.2 原理图s
    发表于 07-10 18:35 0次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 1.2原理图s

    Zynq UltraScale+ Use Case 1.1 原理图s

    Zynq UltraScale+ Use Case 1.1 原理图s
    发表于 07-10 18:35 0次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 1.1 原理图s

    Zynq UltraScale+ Use Case 4.3 原理图s

    Zynq UltraScale+ Use Case 4.3 原理图s
    发表于 07-10 18:35 1次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 4.3 原理图s

    Zynq UltraScale+ Use Case 4.2原理图s

    Zynq UltraScale+ Use Case 4.2 原理图s
    发表于 07-10 18:35 1次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 4.2原理图s

    Zynq UltraScale+ Use Case 4.4 原理图s

    Zynq UltraScale+ Use Case 4.4 原理图s
    发表于 07-04 19:20 1次下载
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> Use Case 4.4 原理图s

    Zynq UltraScale+ RFSoC器件介绍

    介绍一下Xilinx公司的新一代Zynq UltraScale+ RFSoC器件,可用于LTE、5G、SDR、卫星通信等无线平台。
    的头像 发表于 05-22 10:38 4331次阅读
    <b class='flag-5'>Zynq</b> <b class='flag-5'>UltraScale+</b> RFSoC<b class='flag-5'>器件</b>介绍