HLS导出的.xo文件如何导入到Vitis里面
Q1
HLS导出的.xo文件如何导入到Vitis里面？需要把.xo文件解压，然后把文件夹导入到Vitis Kernel/src文件夹下吗？
这下图中，将xo文件作为源文件import时，xo文件显示为灰色，添加不了
A1
只需要把xo文件作为源文件加入Vitis工程即可（Link时会直接使用）
最后一个窗口选中xo文件的所在目录，点窗口右上角“Open”，然后就能在目录中选择要加的源文件（包括xo文件）如下图：
总结：不需要进到最后一层，添加的是.xo文件的上层文件夹。把这个文件夹添加进去之后再勾选.xo文件
责任编辑：haq
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
文件
+关注
关注
1文章
578浏览量
25171 -
HLS
+关注
关注
1文章
131浏览量
24619 -
Vitis
+关注
关注
0文章
147浏览量
7812
原文标题：本周一问 | Vitis HLS 如何添加HLS导出的.xo文件？
文章出处：【微信号：gh_2d1c7e2d540e，微信公众号：XILINX开发者社区】欢迎添加关注！文章转载请注明出处。
发布评论请先 登录
相关推荐
热点推荐
TSolidX应用：液晶掩膜结构GDSⅡ文件的生成和导出
TX系列的布局编辑器TX Layout软件可以支持GDSⅡ文件的导入和导出，其功能如下：
1. GDS文件的导入
1.1创建一个带有GDSⅡ
发表于 05-20 08:45
Allegro Skill封装功能-导出device文件介绍与演示
焊盘连接，Device文件会明确这种映射。Device文件仅适用于导入第三方网表的情况，PCB导入第三方网表不能直接与原理图进行交互式，这时候需要导
发表于 04-19 09:44
•359次阅读
无法将自定义COCO数据集导入到OpenVINO™ DL Workbench怎么解决？
JSON包含以下格式注释的文件：{
\"images\": [],
\"annotations\": []
}
创建自定义 COCO 数据集。
无法将自定义 COCO 数据集导入到OpenVINO™ DL Workbench：
上传数据集时发生错误：未知数据集类型
发表于 03-05 06:02
如何将python文件导入到ROS系统中
本文通过使用myCobot机械臂进行QR码视觉追踪的实践案例分析，介绍如何将 python 文件导入到 ROS 系统中。
如何导出交换机的配置文件
在网络管理中，导出交换机的配置文件是一项关键任务，它有助于备份、审计、迁移或恢复网络配置。本文将详细介绍如何导出交换机配置文件，涵盖多种方法，适用于不同场景和需求。文章内容将围绕几种常
请问使用AFE4400SPO2EVM测试完之后，GUI里面的数据如何作为原始数据导入到python操作界面里呢？
请问使用AFE4400SPO2EVM测试完之后，GUI里面的数据如何作为原始数据导入到python操作界面里呢？
发表于 01-03 07:38
AMC1305L25怎么样才可以把这个芯片的模型数据什么的导入到TINA或者是MULTISM里面进行仿真啊？
在下想做一个AMC1305L25这个芯片的仿真，请问怎么样才可以把这个芯片的模型数据什么的导入到TINA或者是MULTISM里面进行仿真啊！求助各位
发表于 12-20 07:07
请问怎么将purepath studio(Home audio) mini DSP GDE代码怎么导入到tas5754？
我用的评估板是tas5754，请问怎么将 purepath studio(Home audio) mini DSP GDE代码怎么导入到评估板？
发表于 10-23 07:37
立创商城导出来的CAE和PCB封装用PADS导入遇到的问题
能导入的低版本DXP格式
如果采用第一种方法导入，就出现了分配CAE封装的时候，管脚不能自动识别的问题，请问这个问题有解吗？只不过不想自己画CAE封装而已，在pads里面，想直接导入立
发表于 09-21 17:17
AD画完原理图后如何导入PCB
在Altium Designer（简称AD）中，将画完的原理图导入到PCB（Printed Circuit Board，印制电路板）是一个关键的设计步骤。以下是导入过程： 一、准备阶段 确保原理图
altium怎么把原理图导入pcb
在Altium Designer中，将原理图导入到PCB设计是一个关键的步骤，它确保了电路设计的准确性和可制造性。这个过程涉及到多个阶段，包括原理图的创建、编译、检查以及最终的导入到PCB。 1.
直接下载了OPA659的PCB封装，用ultra librarian导入到cadence allegro 16.6里面，为什么会报错？
直接下载了OPA659的PCB封装，用ultra librarian 导入到cadence allegro 16.6里面了，但是想要放置到板子上的时候会报错：
E- (SPMHGE-82
发表于 08-27 08:29
优化 FPGA HLS 设计
，将设计导出到 RTL 中的 Vivado 项目中。在“解决方案”下，选择“导出 RTL”。
它将在后台执行 Vivado 并生成项目文件 (XPR)。它还应该编译设计，并且应该在控制台
发表于 08-16 19:56
NE5534导入到Pspice只有七个脚，且按照生成的.lib文件对应的管脚连接的电路仿真出错怎么解决？
NE5534导入到Pspice只有七个脚 且按照生成的.lib文件对应的管脚连接的电路仿真出错 求解NE5534的准确pspice模型
发表于 08-15 08:10
工商网监
评论