Q1
一个synplify综合得到的.edf,和vivado生成的RAM IP,(synplify综合的RTL代码里,使用RAM IP的地方注明了blackbox)
希望能用一个vivado工程把它们综合起来,看看能跑多少频率?
可是无论直接综合.edf,还是把IP文件ADD进工程里,都会报以下截图所示的criticalwarning
该如何解决?这种EDIF+IP的工程能否得到timingreport?

A1
Synplify 生成的EDIF作为顶层文件加入Vivado工程(Post-synthesis Project), 直接link,无需再做综合。 这种方式生成的工程也有时序报告的(report_timing_summary)。
Q2
创建了一个Post-synthesis Project,然后把Synplify 生成的EDIF作为顶层文件加入,然后加入IP,可是所有的IP都带锁,看IP Status是project restricted。

UG896有一条note说“请确保在读入 IP 时,从原先生成 IP 的输出文件的位置读取 XCI 文件,或者也可以读入 XCI 文件,然后使用synth_ip 命令生成 IP。因为这个IP是别的用户生成的,我没有修改权限,所以我把他的整个IP的工程拷到我的用户下,再从中读取XCI文件的,结果还是restrict。我又尝试了重新综合IP,但是试了synth_ip和create_ip_run命令都失败了

A2
你看到的Note是针对RTL project的(顶层是RTL 文件),但是你现在的工程是Post-Synthesis 工程,在这种工程里,IP不能以XCI的形式读入, 需要的IPOOC run 产生的DCP文件。请重新为这些IP生成一个RTL project,导入XCI后再跑IP各自的OOC run
编辑:jq
-
RAM
+关注
关注
8文章
1404浏览量
121219 -
IP
+关注
关注
5文章
1894浏览量
157009 -
RTL
+关注
关注
1文章
395浏览量
62952 -
ADD
+关注
关注
1文章
20浏览量
9759 -
OOC
+关注
关注
0文章
4浏览量
4965
原文标题:本周一问 | 一个工程如何同时使用.edf和IP?
文章出处:【微信号:gh_2d1c7e2d540e,微信公众号:XILINX开发者社区】欢迎添加关注!文章转载请注明出处。
发布评论请先 登录
探索EiceDRIVER™ 2EDF7275F和2EDF7175F:高性能MOSFET栅极驱动器
在AMD Versal Gen 2上通过JTAG启动EDF镜像并刷写UFS的流程
海外静态IP和海外动态IP有哪些区别?怎么选择?
ETHERNET/IP与DEVICENET的“双向奔赴”:一个网关背后的工业智慧
创建一个Library工程
使用vision board的openmv示例工程连得上热点,但是ping不到ip,应该如何处理?
水中工作的机器可以使用IP68的防水连接器吗?惟兴科技品牌厂家告诉你!
请问InConnect 是否可以用实际 IP 而不是用虚拟 IP 映射实际IP ?
【RK3568+PG2L50H开发板实验例程】FPGA部分 | 紫光同创 IP core 的使用及添加
泰克MSO64B示波器使用一个探头同时测量模拟和数字信号的方法
一个工程可以同时使用.edf和IP吗
评论