0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

HDMI_1.4_2.0_RX_Subsystem_IP介绍和基础debug建议

XILINX开发者社区 来源:XILINX开发者社区 作者:XILINX开发者社区 2022-03-25 09:13 次阅读

Xilinx HDMI 1.4/2.0 RX的解决方案是由HDMI 1.4/2.0 Receiver Subsystem IP作为MAC和Video PHY Controller IP作为PHY组成,在板上,由外部电阻来实现TMDS level shifter,还有TMDS181作为retimer。

65677fd4-aba9-11ec-aa7f-dac502259ad0.png

在PHY层,也就是Video PHY Controller IP,常见的问题是如果需要支持HDMI 2.0 RX所有的分辨率PHY需要哪些时钟。以GTH为例,见下图,对于RX而言,PHY需要两个参考时钟,分别是RX reference clock,DRU reference clock,才能支持所有的分辨率。

6591bcc2-aba9-11ec-aa7f-dac502259ad0.png

注意,RX refclk是来自HDMI RX source, 实际上来自于前面介绍的retimer,见下图,同tx refclk一样,RX refclk的频率也是取决于输入video的分辨率,最大不超过297MHz,因此,在XDC的约束文件里,可以对RX refclk的clock period约束为297MHz。与TX不同的是,RX refclk不需要rx_refclk_rdy,因为这个clock是来自于cable的。

DRU refclk来自于外部clock generator,而且DRU reclk是固定的频率,见下图:

65bdefd6-aba9-11ec-aa7f-dac502259ad0.png

HDMI RX的初始化也分为VPHY的初始化和HDMI RX的初始化。

VPHY的初始化流程图:

65dba9ae-aba9-11ec-aa7f-dac502259ad0.png

HDMI RX初始化流程图(详细内容, 请见文章最后的PG236链接):

65ed13ba-aba9-11ec-aa7f-dac502259ad0.png

常见的问题是VPHY或者HDMI RX初始化有问题,这时候可以打印VPHY和HDMI RX的log,和好的log作对比,看问题出在哪个环节。

660339ce-aba9-11ec-aa7f-dac502259ad0.png

另外HDMI 1.4/2.0 RX Subsystem IP提供了很多基于Xilinx开发板的demo,用户在做HDMI的设计或者debug问题,参考demo是一个有效的手段,详细内容,见PG236 -> ch6 example design。

PG236:

https://china.xilinx.com/content/dam/xilinx/support/documentation/ip_documentation/v_hdmi_rx_ss/v3_2/pg236-v-hdmi-rx-ss.pdf

审核编辑 :李倩

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 电阻
    +关注

    关注

    85

    文章

    4994

    浏览量

    169413
  • PHY
    PHY
    +关注

    关注

    2

    文章

    255

    浏览量

    50941

原文标题:开发者分享|HDMI_1.4_2.0_RX_Subsystem_IP介绍和基础debug建议

文章出处:【微信号:gh_2d1c7e2d540e,微信公众号:XILINX开发者社区】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    HDMI VCU118设计移植到VCU128开发板的步骤解析

    ) IP 核 (HDMI 1.4/2.0 TX Subsystem) 和 Sink IP 核 (
    的头像 发表于 11-20 11:44 5556次阅读
    <b class='flag-5'>HDMI</b> VCU118设计移植到VCU128开发板的步骤解析

    HDMI1.4/2.0接口静电保护方案设计

    HDMI1.4/HDMI2.0接口ESD静电浪涌保护方案,如下图:从HDMI1.4/HDMI2.0接口ESD静电浪涌保护方案图中可以看出,Surge level IEC 61000-4
    发表于 11-24 17:05

    HDMI1.4b/2.0的测试难点是什么?

    HDMI1.4b/2.0的测试难点是什么?FRL模式如何实现带宽的增加?怎么解决源端测试的难点?
    发表于 06-17 11:15

    LT8631UX HDMI2.0 / 1.4自适应均衡RX输入和预加重TX输出

    1.说明Lontium LT8631UX HDMI2.0 / 1.4开关具有符合HDMI2.0 / 1.4规格的3:1开关,最大6Gbps高速数据速率,自适应均衡
    发表于 03-03 14:41

    HDMI2.0/1.4规格的4 to 2交换机,支持数字音频输出,最大6Gbps高速数据速率

    1.一般的描述LT8642UXE HDMI2.0/1.4交换机具有符合HDMI2.0/1.4规格的4:2交换机,最大6Gbps高速数据速率,自适应均衡
    发表于 03-18 14:45

    Xilinx的HDMI 1.4Tx/RxHDMI 2.0Tx/RxIP内核介绍

    Xilinx的HDMI 1.4 Tx / RxHDMI 2.0 Tx / Rx
    的头像 发表于 11-28 06:23 1.2w次阅读

    如何分辨HDMI 2.0HDMI 1.4接口

    hdmi2.01.4只从外观上是无法分辨的,通常在购买有此接口设备时,其说明手册上会有技术规格标明。另外有条件的用户,也可通过是否能流畅播放4K片源来分辨,hdmi2.0能完美支持,而hdm
    发表于 11-27 16:50 5.9w次阅读

    CS5801 HDMI2.0b to DP1.4的简单介绍

    HDMI2.0b to DP1.4 简单介绍
    发表于 05-09 17:55 1100次阅读

    LT8641UXE HDMI2.0/1.4交换机的特性说明

    龙迅LT8641UXE HDMI2.0/1.4交换机具有符合HDMI2.0/1.4规格的4:1交换机,最大6Gbps高速数据速率,自适应均衡RX
    的头像 发表于 06-17 10:04 1452次阅读

    LT86204UX HDMI2.0/1.4交换机功能说明

    LT86204UX HDMI2.0/1.4 开关具有一个符合 HDMI2.0/1.4 规范的 2:4 开关、最大 6Gbps 高速数据速率、自适应均衡
    的头像 发表于 06-18 08:58 1148次阅读

    龙讯最新推出LT86404UX HDMI2.0/1.4交换机具有符合HDMI2.0/1.4规格的4:4开关

    龙迅最新推出LT86404UX HDMI2.0/1.4交换机具有符合HDMI2.0/1.4规格的4:4开关,最大6Gbps高速数据速率,自适应均衡R
    的头像 发表于 11-11 19:17 3362次阅读
    龙讯最新推出LT86404UX <b class='flag-5'>HDMI2.0</b>/<b class='flag-5'>1.4</b>交换机具有符合<b class='flag-5'>HDMI2.0</b>/<b class='flag-5'>1.4</b>规格的4:4开关

    LT86404UX HDMI2.0/1.4数据手册

    LT86404UX HDMI2.0/1.4交换机具有4:4交换机符合HDMI2.0/1.4规范,最高6Gbps速度数据速率、自适应均衡RX
    发表于 02-24 10:57 2次下载

    LT86204UX HDMI2.0/1.4数据手册

    LT86204UX HDMI2.0/1.4交换机具有2:4交换机符合HDMI2.0/1.4规范,最高6Gbps速度数据速率、自适应均衡RX
    发表于 01-02 11:40 5次下载

    MIPI CSI-2 RX Subsystem IP和D-PHY基本调试

    初始化完成后,可以读MIPI CSI-2 RX subsystem IP的所有寄存器。比如,Core Configuration Register (0x00)的bit 0 (Core Enable)有没有打开。
    发表于 03-17 14:12 1030次阅读

    MIPI CSI-2 RX Subsystem IP介绍和PHY实现浅谈

    MIPI CSI-2 RX Subsystem IP实现MIPI CSI-2 v2.0协议以及底层的MIPI D-PHY v2.0协议
    的头像 发表于 07-07 14:15 1170次阅读