新思科技设计平台 支持台积电先进的SoIC芯片堆叠技术

对全新芯片堆叠技术的全面支持确保实现最高性能的3D-IC解决方案

解决方案包括多裸晶芯片版图设计实现、寄生参数提取和时序分析，以及物理验证

帮助早期合作伙伴加速高度集成的新一代产品投放市场

新思科技(Synopsys, Inc. 纳斯达克股票代码：SNPS)近日宣布，新思科技设计平台已通过台积电(TSMC)最新系统整合单晶片(TSMC-SoIC™)3D芯片堆叠技术认证。该平台将全面支持这一技术，并与高度灵活的设计参考流程相结合，可立即为用户部署高性能、高连接性的多裸晶芯片技术解决方案，涵盖移动计算、网络通信、消费和汽车电子等多种应用。

以新思科技设计实现和signoff解决方案为中心，高容量设计参考方法包括先进的电介质通孔(TDV)建模、多裸晶芯片版图绘制、物理布局规划和实现、寄生参数提取和时序分析，以及高度可扩展的物理验证。

新思科技设计平台

支持台积电先进的SoIC芯片堆叠技术

其主要产品和功能包括：

●IC Compiler™ II布局布线：用于高度复杂的多裸晶芯片IC(集成电路)的高效设计绘制和灵活规划。高质量的布线支持包括硅通孔(TSV)、TDV，凸块(Bump)和再分布引线层(RDL)连接解决方案。

●PrimeTime®时序signoff：全系统静态时序分析，支持多裸晶芯片静态时序分析(STA)。

●StarRC™提取signoff：3D-IC设计方法包含先进功能，可处理多裸晶芯片寄生参数交互以及新的TDV和TSV建模。

●IC Validator物理signoff：DRC和LVS验证，包括对SoIC跨裸晶芯片接口DRC/LVS检查的支持。

“系统带宽不断提高，加上日益增加的复杂性需要我们拿出新的创新方案。因此，台积电再次以全新的3D集成技术和极高的实现效率，帮助用户将高度差异化的产品推向市场。我们一直保持与新思科技的良好合作，由此打造出以台积电创新SoIC先进芯片堆叠技术为支撑的可扩展的设计方法。我们期待双方用户都能从这些先进的技术和服务中受益，真正实现系统级封装。”

——Suk Lee

台积电设计基础架构市场部高级总监

“与台积电最新合作成果有望在系统规模和系统有效性能方面取得突破性进展。新思科技数字设计平台和共同开发出的相关方法学将帮助设计人员在部署新一代多裸晶芯片解决方案时更有把握地满足时间进度要求。”

——Sassine Ghazi

新思科技芯片设计事业部联席总经理