新思科技携手台积公司开启埃米级设计时代

AI驱动的数字/模拟流程、多芯片集成创新以及广泛的IP产品组合可提供业界领先的性能、功耗和面积（PPA）优势

基于Synopsys.ai，为台积公司A16和N2P工艺的数字和模拟设计流程提供了优化的性能和快速的模拟设计迁移

针对台积公司A14工艺启动EDA流程开发的早期合作

新思科技广泛的基础和接口IP产品组合针对台积公司N2/N2P工艺实现业界领先的低功耗

业界领先的完整IP解决方案支持HBM4、1.6T以太网、UCIe、PCIe 7.0和UALink等前沿标准，可在数据密集型异构SoC中实现高带宽接口

新思科技近日宣布持续深化与台积公司的合作，为台积公司的先进工艺和先进封装技术提供可靠的EDA和IP解决方案，加速AI芯片设计和多芯片设计创新。

新的合作成果包括由Synopsys.ai驱动、经过认证的数字和模拟流程，专门针对台积公司A16和N2P工艺，可显著提升设计生产力并实现设计优化，以及针对台积公司A14工艺的EDA流程已启动初期开发。双方还携手基于现有的N3P设计解决方案，推进台积公司全新公布的N3C技术的工具认证。此外，新思科技可提供针对台积公司先进工艺上的完整、经过硅验证的IP解决方案，助力开发者以业界领先的卓越性能和低功耗将必要的功能快速集成到他们的下一代设计中。

新思科技战略与产品管理高级副总裁Sanjay Bali：“新思科技和台积公司正通过为先进工艺提供优化的任务关键型EDA和IP解决方案，携手推动半导体行业加速埃米级设计创新。我们共同提供面向未来的解决方案，助力开发者能够突破技术边界，实现设计目标，并更快地将产品推向市场。”

台积公司先进技术业务开发处资深处长袁立本：”提升先进SoC设计质量并加速产品上市是台积公司与新思科技长期合作的核心。我们与包括新思科技在内的开放创新平台（OIP）设计生态系统合作伙伴紧密协作，这对于为我们的共同客户提供认证流程和高质量IP至关重要，以助力他们在台积公司的先进工艺上达到或超越他们的设计目标。“

针对台积公司的埃米级工艺快速启动设计

新思科技的模拟和数字流程已通过台积公司A16和N2P工艺认证，提供优化的结果质量并加速模拟设计迁移。经过认证的背面布线能力支持客户利用台积公司A16工艺，改善功耗分布和设计性能。基于模式的引脚访问方法已针对台积电N2P和A16节点进行了进一步增强，可实现更具竞争力的面积结果。为了进一步优化台积电N2P设计，新思科技Fusion Compiler增强了频率优化（Fmax）引擎和智能合法化技术，以提高设计性能。

此外，新思科技针对台积公司在A14工艺上持续开发EDA流程的深入合作表明，新思科技将继续致力于优化EDA流程，以助力实现稳健的高性能设计。

新思科技IC Validator签核物理验证解决方案，包括设计规则检查（DRC）和布局与原理图对比检查（LVS），已通过A16和N2P工艺认证。此外，IC Validator的高容量弹性架构可无缝扩展PERC规则，显著提升台积公司N2P ESD验证效率并缩短周转时间。

通过行业广泛的接口和基础IP产品组合降低风险

新思科技为台积公司的N2/N2P工艺提供行业领先的接口和基础IP解决方案，为先进的HPC、边缘和汽车芯片提供业界领先的性能和低功耗，且已经被多家客户采用。随着新思科技IP在数千个设计中成功部署，新思科技和台积公司将继续帮助共同客户降低集成风险，同时满足严格的功耗、性能和面积目标。新思科技的完整、经过硅验证的IP解决方案涵盖1.6T以太网、PCIe 7.0、UCIe、HBM4、USB4、DDR5、LPDDR6/5X/5和MIPI等行业领先标准，以及嵌入式存储器、逻辑库和IO，为一次性流片成功提供了一条低风险途径。

此外，新思科技已扩展其IP解决方案组合，包括基于标准的UALink及基于行业领先的PCIe和以太网IP构建的Ultra Ethernet IP。新思科技经过硅验证的224G PHY IP是高性能计算（HPC）系统的支柱，已展现出包括光纤和铜连接在内的广泛生态系统互操作性，为即将到来的标准实现先进HPC和AI芯片的提前启动。