声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。
举报投诉
-
FPGA
+关注
关注
1603文章
21326浏览量
593235 -
转换器
+关注
关注
27文章
8208浏览量
141877 -
adi
+关注
关注
143文章
45773浏览量
240052
发布评论请先 登录
相关推荐
抓住JESD204B接口功能的关键问题
JESD204B是最近批准的JEDEC标准,用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的一些缺陷。该接口的优势包括:数据接口路由所需电路板空间更少,建立与保持时序要求
AD9683的引脚如何与zynq 7015芯片中的JESD204 ip核端口对应相连?
目前,我在设计中想使用ZYNQ 7015系列的FPGA,利用JESD204 IP核接收A/D
发表于 12-15 07:14
ad9680 JESD204B接口rx_sync信号同步和失锁周期性出现怎么解决?
always中的每个SYSREF都进行同步模式,发现当时AD9680配置完成,JESD204B IP核配置完成,启动SYSREF时钟产生,第一个时钟同步后rx_sync信号拉高一个SYSREF时钟周期
发表于 12-12 08:03
AD9690配置在JESD204B sublcass 0模式下,AD9690的SYSREF±输入管脚怎么处理?
用单片AD9690采集数据给FPGA,不要求确定延迟,因此想要把AD9690配置在JESD204B sublcass 0 模式下。但是这种模式下,对于AD9690的SYSREF±的输入管脚怎么处理?以及AD9690工作
发表于 12-12 06:16
AD9136的JESD204B链路无法建立是怎么回事?
使用内部PLL,输入参考频率为100MHz。在采样率时钟设置为1GHz时,DAC的JESD204B链路能建立,但是当频率改为1.5GHz时,SYNC一直为低。其他相关寄存器都已经修改,serdes
发表于 12-05 08:17
AD9680通过0x570和0X56E寄存器快速配置JESD204B,电路锁相环无法锁定,204B无法正常输出数据怎么解决?
9680测试评估中遇到问题:
按照数据手册中的配置步骤,关断链路,通过0x570和0X56E寄存器快速配置JESD204B,链路上电后,电路锁相环无法锁定,
发表于 12-05 08:04
使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低如何解决?
我在使用AD9163的时候遇到JESD204B的SYNC信号周期性拉低。通过读寄存器值如图,发现REG470和REG471都为0xFF,而REG472始终为0.不知有谁知道是什么原因?该如何解
发表于 12-04 07:30
JESD204B链路传输的影响因素
作者:Ian Beavers,ADI公司应用工程师 JESD204B串行数据链路接口针对支持更高速转换器不断增长的带宽需求而开发。作为第三代标准,它提供更高的通道速率最大值(每通道高达12.5
发表于 11-28 14:24
•0次下载
AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet
电子发烧友网为你提供ADI(ADI)AD9207: 12-Bit, 6 GSPS, JESD204B/JESD204C Dual ADC Data Sheet相关产品参数、数据手册,更有AD9207
发表于 10-16 19:02
AD9694-EP: 14比特、500 MSPS、JESD204B、“四向数字转换器”强化产品数据表 ADI
电子发烧友网为你提供ADI(ADI)AD9694-EP: 14比特、500 MSPS、JESD204B、“四向数字转换器”强化产品数据表相关产品参数、数据手册,更有AD9694-EP: 14比特
发表于 10-09 19:12
JESD204B是FPGA中的新流行语吗
JESD204B规范是JEDEC标准发布的较新版本,适用于数据转换器和逻辑器件。如果您正在使用FPGA进行高速数据采集设计,您会听到新的流行词“JESD204B”。与LVDS和CMOS
评论