IDT Tsi620：RapidIO开关与RapidIO - PCI桥的融合之作

在电子设备设计领域，接口和连接性的优化一直是工程师们关注的重点。IDT（Integrated Device Technology）推出的Tsi620，作为一款集RapidIO开关与RapidIO - PCI桥功能于一身的设备，为设计师们提供了强大而灵活的解决方案。

文件下载：TSI620-10GIL.pdf

产品特性深度剖析

接口特性

1. RapidIO接口：支持4x模式下最多三个端口，1x模式下最多六个端口，这种灵活的端口配置可以满足不同系统的带宽需求。
2. FPGA接口：支持通过XGMII实现1 - 10 Gbps数据速率的RapidIO，且无需XAUI - enabled SerDes就能连接低成本FPGA，同时具备多种回环模式等灵活测试特性。
3. PCI接口：工作频率最高可达66 MHz，支持最多四个设备，具备32/64位寻址和32位数据传输能力，还提供了对四个PCI设备的仲裁功能，支持重要产品数据、消息信号中断等功能，并且符合PCI本地总线规范（Rev. 2.3）和PCI总线电源管理接口规范（Rev 1.1）。

性能特性

1. 低延迟与高效传输：具备直通能力，可实现低延迟数据传输。
2. 低功耗设计：每个RapidIO端口功耗在120 - 200 mW，典型功耗小于4 W，采用增强型SerDes实现低功耗解决方案。
3. 高性能组播引擎：能够高效处理组播数据，提升系统的通信效率。

配置与兼容性

1. 可配置波特率：每个数据通道的波特率可配置为1.25、2.5或3.125 Gbaud/s，在4x模式端口下，每通道3.125 Gbaud/s时入站和出站带宽可达10 Gbps，总带宽达50 Gbps。
2. 软件兼容性：RapidIO - to - PCI桥软件与IDT Tsi108、Tsi109和Tsi110兼容，RapidIO开关软件与Tsi57x产品兼容。

封装与工作范围

采用27 x 27 mm、675 - pin PBGA封装，具备工业和商业温度工作范围，提供共晶和RoHS/Green封装选项。

产品优势显著

降低系统成本

RapidIO over XGMII FPGA接口无需外部SerDes或带有嵌入式SerDes的FPGA，在实时应用中可将延迟降低多达300 ns，有效降低了系统的硬件成本和延迟。

保护系统投资

允许在利用RapidIO高带宽能力的同时，继续使用现有的PCI基础设施，避免了大规模的硬件和软件升级成本。

基于成熟技术

Tsi620基于IDT的Tsi57x RapidIO开关技术，继承了其低端口功耗、组播、通过调度算法进行流量管理、可编程缓冲区深度和结构性能监控等优点。

典型应用场景

在3G无线基带应用中，传统架构通常将芯片速率处理放在FPGA中，符号速率处理放在DSP中。使用Tsi620可以将FPGA、控制平面处理器和符号速率DSP进行集群，降低基带线卡的总体成本。其SerDes和PCI特性使得系统可以使用低成本FPGA（无嵌入式SerDes）和带有PCI接口的处理器，并且可以将传统ASIC直接连接到基于RapidIO的多核DSP集群，这是以往RapidIO开关无法实现的。

总结

IDT Tsi620为电子工程师在设计无线、网络、存储和军事等应用时提供了一个强大而灵活的解决方案。它不仅融合了RapidIO开关和RapidIO - PCI桥的功能，还在降低成本、保护投资和提升性能方面表现出色。各位工程师朋友们，在面对类似的设计需求时，不妨考虑一下Tsi620，相信它会给你的设计带来意想不到的效果。你在实际设计中是否遇到过类似的接口和连接性问题呢？又是如何解决的呢？欢迎在评论区分享你的经验。