IDT 843242：晶体到3.3V LVPECL频率合成器的深度解析

引言

在电子设计领域，频率合成器是实现精确时钟信号生成的关键组件。IDT的843242频率合成器专为以太网参考时钟频率生成而设计，具有诸多出色特性。今天，我们就来深入了解这款产品，探讨它在实际应用中的设计要点和性能表现。

文件下载：843242AGLF.pdf

产品概述

基本功能

843242是一款双差分输出LVPECL合成器，能够利用31.25MHz或26.041666MHz、18pF的并联谐振晶体，基于4个频率选择引脚（SELA[1:0]，SELB[1:0]）的设置，生成625MHz、312.5MHz、156.25MHz和125MHz的频率。两个输出组各自拥有独立的频率选择引脚，可独立设置上述频率。

技术优势

它采用了IDT的第三代低相位噪声VCO技术，典型均方根相位抖动可达1ps或更低，轻松满足以太网抖动要求。而且，该产品采用小巧的16引脚TSSOP封装，节省了电路板空间。

引脚分配与特性

引脚分配

引脚编号	引脚名称	类型	描述
1	nQB	输出	差分时钟输出，LVPECL接口电平
2	QB	输出	差分时钟输出，LVPECL接口电平
3	VCCO_B	电源	QB、nQB输出的电源引脚
4	SELB1	输入	上拉，B组的分频选择引脚，默认高电平，LVCMOS/LVTTL接口电平
5	SELB0	输入	下拉，B组的分频选择引脚，默认低电平，LVCMOS/LVTTL接口电平
6	VCCO_A	电源	QA、nQA输出的电源引脚
7	QA	输出	差分时钟输出，LVPECL接口电平
8	nQA	输出	差分时钟输出，LVPECL接口电平
9	FB_SEL	输入	下拉，反馈分频选择，默认低电平时反馈分频器设置为÷20，高电平时设置为÷24，LVCMOS/LVTTL接口电平
10	VCCA	电源	模拟电源引脚
11	VCC	电源	核心电源引脚
12	SELA0	输入	上拉，A组的分频选择引脚，默认高电平，LVCMOS/LVTTL接口电平
13	SELA1	输入	下拉，A组的分频选择引脚，默认低电平，LVCMOS/LVTTL接口电平
14	VEE	电源	负电源引脚
15	XTAL_OUT	输入	晶体振荡器接口，XTAL_IN为输入，XTAL_OUT为输出
16	XTAL_IN	输入	晶体振荡器接口，XTAL_IN为输入，XTAL_OUT为输出

引脚特性

符号	参数	测试条件	最小值	典型值	最大值	单位
CIN	输入电容	SELA[1:0]，SELB[1:0]，FB_SEL		4		pF
RPULLUP	输入上拉电阻			51		kΩ
RPULLDOWN	输入下拉电阻			51		kΩ

功能表

频率表

通过不同的晶体频率和引脚输入组合，可以得到不同的输出频率。例如，当晶体频率为31.25MHz，SELA1 = 0，SELA0 = 0，FB_SEL = 0时，A组输出频率为625MHz。具体的频率表如下：

表3A. A组频率表

晶体频率 (MHz)	SELA1	SELA0	FB_SEL	反馈分频器	A组输出分频器	M/N 乘法因子	QA, nQA 输出频率 (MHz)
31.25	0	0	0	20	1	20	625
31.25	0	1	0	20	2	10	312.5
31.25	1	0	0	20	4	5	156.25
31.25	1	1	0	20	5	4	125
26.041666	0	0	1	24	1	24	625
26.041666	0	1	1	24	2	12	312.5
26.041666	1	0	1	24	4	6	156.25
26.041666	1	1	1	24	5	4.8	125

表3B. B组频率表

晶体频率 (MHz)	SELB1	SELB0	FB_SEL	反馈分频器	B组输出分频器	M/N 乘法因子	QB, nQB 输出频率 (MHz)
31.25	0	0	0	20	1	20	625
31.25	0	1	0	20	2	10	312.5
31.25	1	0	0	20	4	5	156.25
31.25	1	1	0	20	5	4	125
26.041666	0	0	1	24	1	24	625
26.041666	0	1	1	24	2	12	312.5
26.041666	1	0	1	24	4	6	156.25
26.041666	1	1	1	24	5	4.8	125

输出组配置选择功能表

表3C. A组输出配置

输入		QA 输出
SELA1	SELA0
0	0	÷1
0	1	÷2 (默认)
1	0	÷4
1	1	÷5

表3C. B组输出配置

输入	QB 输出
SELB1
0	÷1
0	÷2
1	÷4 (默认)
1	÷5

反馈分频器配置选择功能表

表3D. 反馈分频器配置

输入	反馈分频
FB_DIV
0	÷20 (默认)
1	÷24

电气特性

绝对最大额定值

在使用843242时，需要注意其绝对最大额定值，超过这些值可能会对设备造成永久性损坏。例如，电源电压VCC最大为4.6V，输入电压VI范围为 -0.5V至VCC + 0.5V等。	项目	额定值
电源电压，VCC	4.6V
输入，VI	-0.5V 至 VCC + 0.5V
输出，IO 连续电流	50mA
输出，IO 浪涌电流	100mA
结温，TJ	125°C
存储温度，TSTG	-65°C 至 150°C

DC电气特性

电源DC特性

在 (V{CC}=V{CCO _A}=V{CCO _B}=3.3 ~V pm 5 %) ， (V{EE}=0 ~V) ， (T_{A}=0^{circ} C) 至70°C的条件下，核心电源电压VCC典型值为3.3V，模拟电源电压VCCA为VCC - 0.15至VCC等。	符号	参数	测试条件	最小值	典型值	最大值	单位
VCC	核心电源电压		3.135	3.3	3.465	V
VCCA	模拟电源电压		VCC – 0.15	3.3	VCC	V
VCCO_A, VCCO_B	电源电压		3.135	3.3	3.465	V
IEE	电源电流				158	mA
ICCA	模拟电源电流				15	mA

LVCMOS/LVTTL DC特性

在相同的电压和温度条件下，输入高电压VIH最小值为2V，输入低电压VIL最大值为0.8V等。	符号	参数	测试条件	最小值	典型值	最大值	单位
VIH	输入高电压		2		VCC + 0.3	V
VIL	输入低电压		-0.3		0.8	V
IIH	输入高电流	FB_SEL, SELA1, SELB0，VCC = VIN = 3.465V			150	µA
		SELA0, SELB1，VCC = VIN = 3.465V			5	µA
IIL	输入低电流	FB_SEL, SELA1, SELB0，VCC = 3.465V，VIN = 0V	-5			µA
		SELA0, SELB1，VCC = 3.465V，VIN = 0V	-150			µA

LVPECL DC特性

输出高电压VOH典型值为VCCO_X - 0.9V，输出低电压VOL典型值为VCCO_X - 1.7V，峰 - 峰输出电压摆幅VSWING典型值为1.0V。	符号	参数	测试条件	最小值	典型值	最大值	单位
VOH	输出高电压		VCCO_X – 1.4	VCCO_X – 0.9		V
VOL	输出低电压		VCCO_X – 2.0	VCCO_X – 1.7		V
VSWING	峰 - 峰输出电压摆幅		0.6	1.0		V

AC电气特性

在相同的电压和温度条件下，输出频率根据输出分频器的不同而变化，如输出分频器为÷1时，输出频率为625MHz。输出偏斜tsk(o)在相同频率输出时典型值为45ps，均方根相位抖动tjit(Ø)在不同输出频率下有不同的值，例如625MHz时典型值为0.4ps。	符号	参数	测试条件	最小值	典型值	最大值	单位
fOUT	输出频率	输出分频器 = ÷ 1	625			MHz
		输出分频器 = ÷ 2	312.5			MHz
		输出分频器 = ÷ 4	156.25			MHz
		输出分频器 = ÷ 5	125			MHz
tsk(o)	输出偏斜	相同频率输出		45		ps
tjit(Ø)	均方根相位抖动（随机）	625MHz，(1.875MHz – 20MHz)		0.4		ps
		312.5MHz，(1.875MHz – 20MHz)		0.5		ps
		156.25MHz，(1.875MHz – 20MHz)		0.5		ps
		125MHz，(1.875MHz – 20MHz)		0.6		ps
tR / tF	输出上升/下降时间	20% 至 80%	250		650	ps
odc	输出占空比	SELx[1:0] = 00	40	60	%
		SELx[1:0] ≠ 00	45	55	%

应用信息

未使用输入引脚的建议

对于LVCMOS控制引脚，所有控制引脚都有内部上拉和下拉电阻，可根据需要添加1kΩ电阻进行额外保护。对于LVPECL输出，未使用的输出可以悬空，建议不连接走线，差分输出对的两侧应同时悬空或端接。

3.3V LVPECL输出的端接

LVPECL输出是低阻抗跟随器输出，需要使用端接电阻（到地的直流电流路径）或电流源来实现功能。推荐使用匹配阻抗技术来最大化工作频率并最小化信号失真。文中给出了两种典型的端接布局示例，但实际设计中，电路板设计师应进行仿真以确保在所有印刷电路和时钟组件工艺变化下的兼容性。

晶体接口的过驱动

XTAL_IN输入可以通过LVCMOS驱动器或差分驱动器的一侧通过交流耦合电容进行过驱动，XTAL_OUT引脚可以悬空。输入信号的幅度应在500mV至1.8V之间，压摆率不应小于0.2V/ns。对于3.3V LVCMOS输入，为防止信号干扰电源轨和减少内部噪声，幅度必须从全摆幅降低到至少半摆幅。文中给出了LVCMOS驱动器和LVPECL驱动器与晶体输入接口的示例图。

原理图示例

文中给出了一个843242的应用原理图示例，该示例以3.3V电源工作，使用12pF并联谐振的Fox FX325BS 31.25MHz晶体，并配备了推荐的调谐电容C1 = 15pF和C2 = 21pF。根据印刷电路板布局的寄生参数，这些值可能需要微调以优化频率精度。同时，强调了晶体布局的重要性，要尽量减少晶体焊盘和引脚与电路板上其他金属之间的电容耦合，以避免影响振荡器频率和引入抖动。

电源考虑

功率耗散

843242的总功率耗散是核心功率和负载耗散功率之和。在 (V_{C C}=3.3 V+5 %=3.465 V) 的最坏情况下，核心功率最大值为547.47mW，每个负载输出对的功率为30mW，两个输出对的总功率为60mW，因此总功率最大值为607.47mW。

结温

结温Tj直接影响设备的可靠性，最大推荐结温为125°C。结温的计算公式为 (Tj=theta_{JA}^{*} Pdtotal +T{A}) ，其中 (theta_{JA}) 为