MAX1246/MAX1247：低功耗4通道12位串行ADC的卓越之选

在电子设计领域，模拟到数字的转换是一个关键环节，而ADC（模拟数字转换器）的性能直接影响着整个系统的精度和效率。今天，我们就来深入探讨一下Maxim公司的MAX1246/MAX1247这两款+2.7V低功耗4通道12位串行ADC。

文件下载：MAX1247.pdf

一、产品概述

MAX1246/MAX1247是两款高性能的12位数据采集系统，它们将4通道多路复用器、高带宽跟踪/保持电路以及串行接口集于一身，具备高转换速度和低功耗的显著特点。其中，MAX1246采用单+2.7V至+3.6V电源供电，而MAX1247则可以在单+2.7V至+5.25V电源下工作。这两款器件的模拟输入均支持软件配置，可实现单极性/双极性以及单端/差分操作。

产品特性

1. 通道配置灵活：提供4通道单端或2通道差分输入，满足不同的应用需求。
2. 宽电源电压范围：MAX1246的电源电压范围为+2.7V至+3.6V，MAX1247为+2.7V至+5.25V，增强了产品的适用性。
3. 内部参考电压：MAX1246具备内部2.5V参考电压，方便设计使用。
4. 低功耗设计：在不同的采样率下，功耗表现出色。例如，在133ksps、3V电源时，电流仅为1.2mA；在1ksps、3V电源时，电流为54µA；在掉电模式下，电流低至1µA。
5. 兼容多种接口：4线串行接口与SPI™/QSPI™和MICROWIRE™设备直接连接，无需外部逻辑，还可直接连接TMS320系列数字信号处理器。
6. 软件可配置输入模式：支持单极性或双极性输入，增加了设计的灵活性。
7. 小巧封装：采用16引脚QSOP封装，占用的电路板面积与8引脚SO相同，节省空间。

二、电气特性

直流精度

• 分辨率：12位，能够提供较高的精度。
• 相对精度：不同型号的INL（积分非线性）有所差异，如MAX124_A/MAX124_B的INL为±0.5 LSB，MAX1247C为±2.0 LSB。
• 无漏码：保证了12位的分辨率，确保数据的准确性。
• 差分非线性：DNL（差分非线性）在±1 LSB以内，保证了转换的线性度。
• 偏移误差：不同型号的偏移误差在±0.5至±4 LSB之间。
• 增益误差：增益误差在±0.5至±4 LSB之间，并且增益温度系数为±0.25 ppm/°C，保证了在不同温度下的稳定性。
• 通道间偏移匹配：通道间的偏移匹配为±0.25 LSB，确保各通道之间的一致性。

动态特性

• 信噪失真比（SINAD）：MAX124_A/MAX124_B的SINAD典型值为73 dB，MAX1247C为73 dB，能够有效抑制噪声和失真。
• 总谐波失真（THD）：高达5次谐波时，MAX124_A/MAX124_B的THD为 -88 dB，MAX1247C为 -88 dB，保证了信号的纯净度。
• 无杂散动态范围（SFDR）：MAX124_A/MAX124_B的SFDR典型值为90 dB，MAX1247C为90 dB，能够有效抑制杂散信号。
• 通道间串扰：在65kHz、2.500VP.P时，通道间串扰为 -85 dB，减少了通道之间的干扰。
• 小信号带宽：小信号带宽为2.25 MHz，能够处理高频信号。
• 全功率带宽：全功率带宽为1.0 MHz，满足不同的应用需求。

其他特性

• 转换时间：内部时钟模式下，SHDN = FLOAT时，转换时间为5.5至7.5 µs；外部时钟模式下，转换时间为35至65 µs。
• 跟踪/保持采集时间：跟踪/保持采集时间为1.5 µs，确保能够快速准确地采集信号。
• 孔径延迟：孔径延迟为30 ns，减少了信号采集的延迟。
• 孔径抖动：孔径抖动小于50 ps，保证了信号采集的稳定性。

三、工作原理

伪差分输入

ADC的模拟比较器采用伪差分输入架构。在单端模式下，IN+内部连接到CH0 - CH3，IN-连接到COM；在差分模式下，IN+和IN-从CH0/CH1和CH2/CH3两对通道中选择。在差分模式下，只有IN+的信号被采样，IN-必须在转换过程中相对于AGND保持稳定在±0.5LSB（最佳结果为±0.1LSB），可通过连接0.1µF电容到IN-与AGND之间来实现。

跟踪/保持

跟踪/保持电路在8位控制字的第5位移入后的下降沿进入跟踪模式，在第8位移入后的下降沿进入保持模式。根据输入模式的不同，采样的信号也有所不同。跟踪/保持的采集时间与输入信号的源阻抗有关，源阻抗越高，采集时间越长。采集时间tACQ的计算公式为： [t{ACQ}=9 timesleft(RS{S}+R{IN}right) × 16 pF] 其中，(R{IN}=9 k Omega) ，RS为输入信号的源阻抗，tACQ不小于1.5µs。当源阻抗低于1kΩ时，对ADC的AC性能影响不大；若使用更高的源阻抗，可在单个模拟输入上连接0.01µF电容，但会形成RC滤波器，限制ADC的信号带宽。

输入带宽

ADC的输入跟踪电路具有2.25MHz的小信号带宽，可通过欠采样技术对高速瞬态事件进行数字化处理，并测量带宽超过ADC采样率的周期性信号。为避免高频信号混叠到感兴趣的频带内，建议使用抗混叠滤波器。

模拟输入保护

内部保护二极管将模拟输入钳位到VDD和AGND，允许通道输入引脚在AGND - 0.3V至VDD + 0.3V之间摆动而不损坏。但为了在满量程附近进行准确转换，输入电压不得超过VDD 50mV或低于AGND 50mV。若模拟输入超过电源电压50mV，不要使关闭通道的保护二极管正向偏置电流超过4mA。

启动转换

通过将控制字节时钟输入到DIN来启动转换。当CS为低电平时，SCLK的每个上升沿将DIN的一位时钟输入到MAX1246/MAX1247的内部移位寄存器。CS下降后，第一个到达的逻辑“1”位定义控制字节的MSB。在第一个“启动”位到达之前，任何数量的逻辑“0”位时钟输入到DIN都不会产生影响。控制字节的格式如下：	BIT 7 (MSB)	BIT 6	BIT 5	BIT 4	BIT 3	BIT 2	BIT 1	BIT 0 (LSB)
START	SEL2	SEL1		SEL0		UNI/BIP	SGL/DIF	PD1	PD0

时钟模式

MAX1246/MAX1247可以使用外部串行时钟或内部时钟进行逐次逼近转换。

• 外部时钟模式：外部时钟不仅用于数据的移入和移出，还驱动模数转换步骤。SSTRB在控制字节的最后一位之后的一个时钟周期内脉冲高电平，逐次逼近位决策在接下来的12个SCLK下降沿出现在DOUT上。当CS为高电平时，SSTRB和DOUT进入高阻抗状态；下一个CS下降沿后，SSTRB输出逻辑低电平。若串行时钟频率低于100kHz，或串行时钟中断可能导致转换间隔超过120µs，建议使用内部时钟模式。
• 内部时钟模式：MAX1246/MAX1247内部生成自己的转换时钟，减轻了微处理器运行SAR转换时钟的负担，允许在处理器方便的时候以0MHz至2MHz的任何时钟速率读取转换结果。SSTRB在转换开始时变为低电平，转换完成时变为高电平，最大低电平时间为7.5µs（(overline{SHDN}= FLOAT) ），在此期间SCLK应保持低电平以获得最佳噪声性能。转换完成后，SCLK可在任何时间将数据从内部寄存器中时钟输出。CS在转换开始后无需保持低电平，拉高CS可防止数据时钟输入到MAX1246/MAX1247并使DOUT处于三态，但不会影响正在进行的内部时钟模式转换。

四、应用信息

上电复位

上电时，如果SHDN未被拉低，内部上电复位电路将使MAX1246/MAX1247在内部时钟模式下激活，准备进行转换，SSTRB为高电平。电源稳定后，内部复位时间为10µs，在此期间不应进行转换。上电时SSTRB为高电平，若CS为低电平，DIN上的第一个逻辑“1”被解释为启动位。在进行转换之前，DOUT输出零。

参考缓冲器补偿

SHDN除了具有关机功能外，还可选择内部或外部补偿。补偿方式会影响上电时间和最大转换速度。将SHDN浮空选择外部补偿，典型工作电路在VREF处使用4.7µF电容，可确保参考缓冲器稳定并允许转换器以2MHz的全时钟速度运行，但会增加上电时间。将SHDN拉高选择内部补偿，无需在VREF处使用外部电容，上电时间最短，内部时钟模式下最大时钟速率为2MHz，外部时钟模式下为400kHz。

选择掉电模式

可以通过在转换之间将转换器置于低电流关机状态来节省功率。通过DIN控制字节的第1位和第0位（SHDN为高电平或浮空）选择全掉电模式或快速掉电模式。在两种软件掉电模式下，串行接口保持工作，但ADC不进行转换。任何时候将SHDN拉低可完全关闭转换器，SHDN会覆盖控制字节的第1位和第0位。全掉电模式关闭所有消耗静态电流的芯片功能，将电源电流降低到2µA（典型值）；快速掉电模式关闭除带隙参考之外的所有电路，电源电流为30µA。在内部补偿模式下，上电时间可缩短至5µs。

内部和外部参考

MAX1246可使用内部或外部参考电压，而MAX1247需要外部参考。外部参考可以直接连接到VREF或REFADJ引脚。内部缓冲器设计为为MAX1246和MAX1247的VREF提供2.5V电压。MAX1246的内部微调1.21V参考通过2.06的增益进行缓冲，MAX1247的REFADJ引脚也通过2.00的增益进行缓冲，将REFADJ处的外部1.25V参考缩放为VREF处的2.5V。

布局、接地和旁路

为了获得最佳性能，建议使用印刷电路板，不推荐使用绕线板。电路板布局应确保数字和模拟信号线相互分离，避免模拟和数字（尤其是时钟）线相互平行，或数字线位于ADC封装下方。建立单点模拟接地（星形接地点）在AGND，与逻辑接地分开，将所有其他模拟接地和DGND连接到星形接地。为了实现最低噪声操作，返回星形接地电源的接地路径应具有低阻抗且尽可能短。在VDD电源中，高频噪声可能会影响ADC中的高速比较器，可在MAX1246/MAX1247的引脚1附近使用0.1µF和1µF电容将电源旁路到星形接地，尽量减小电容引线长度以获得最佳电源噪声抑制效果。如果电源非常嘈杂，可连接一个10Ω电阻作为低通滤波器。

高速数字接口

MAX1246/MAX1247可以通过图19所示的电路与QSPI接口（(fSCLK =2.0 MHz) ，(CPOL=0) ，(CPHA =0) ）。该QSPI电路可以编程为对四个通道中的每个通道进行转换，结果存储在内存中，而不会给CPU带来负担，因为QSPI包含自己的微序列器。MAX1246/MAX1247在其最大外部时钟频率2MHz以内与QSPI兼容。

TMS320LC3x接口

图20展示了将MAX1246/MAX1247与TMS320在外部时钟模式下接口的应用电路，其时序图如图21所示。启动MAX1246/MAX1247的转换并读取结果的步骤如下：

1. 配置TMS320，将CLKX（发送时钟）设置为高电平有效输出时钟，CLKR（TMS320接收时钟）设置为高电平有效输入时钟，并将CLKX和CLKR与MAX1246/MAX1247的SCLK输入连接。
2. TMS320的XF_ I/O端口将MAX1246/MAX1247的CS引脚拉低，使数据能够时钟输入到MAX1246/MAX1247的DIN。
3. 向MAX1246/MAX1247写入一个8位字（1XXXXX11）以启动转换并将设备置于外部时钟模式，根据具体应用选择合适的XXXXX位值。
4. 通过TMS320的FSR输入监控MAX1246/MAX1247的SSTRB输出，SSTRB输出的下降沿表示转换正在进行，数据准备好从MAX1246/MAX1247接收。
5. TMS320在SCLK的接下来16个上升沿上读取一个数据位，这些数据位代表12位转换结果，后面跟着四个尾随位，应忽略。
6. 将CS拉高以禁用MAX1246/MAX1247，直到下一次转换启动。

五、总结

MAX1246/MAX1247以其低功耗、高性能和灵活的配置，成为了许多应用场景下的理想选择。无论是便携式数据记录、医疗仪器、笔式数字化仪，还是数据采集、电池供电仪器和过程控制等领域，都能发挥出其卓越的性能。在实际设计中，我们需要根据具体的应用需求，合理选择电源电压、参考电压、时钟模式和掉电模式等参数，同时注意电路板的布局、接地和旁路等问题，以确保系统的稳定性和可靠性。你在使用MAX1246/MAX1247时遇到过哪些问题？又是如何解决的呢？欢迎在评论区分享你的经验和见解。