MAX1195：高性能低功耗8位ADC的卓越之选

在电子设计领域，模拟到数字的转换是一项关键技术，而ADC（模拟 - 数字转换器）则是实现这一转换的核心器件。今天，我们就来深入探讨一款性能出色的ADC——MAX1195。

文件下载：MAX1195.pdf

一、产品概述

MAX1195是一款3V、双路、8位的模拟 - 数字转换器，专为成像、仪器仪表和数字通信等应用而优化。它具有低功耗、小尺寸和高动态性能的特点，能够在2.7V至3.6V的单电源下工作，在40Msps的采样率和20MHz的输入频率下，典型的信噪比和失真（SINAD）可达48.5dB，功耗仅为87mW。此外，它还具备3mA的睡眠模式和0.1µA的掉电模式，可在空闲时段有效节省功耗。

二、关键特性

1. 出色的动态性能

在20MHz和200MHz的输入频率下，SINAD分别可达48.5dB和46.7dB，SFDR分别为68.7dBc和55.7dBc，在20MHz输入频率时，通道间串扰低至 - 72dB。

2. 低功耗设计

正常工作时功耗为87mW，睡眠模式下为9mW，掉电模式下仅0.3µW。

3. 精准匹配

增益匹配为0.05dB，相位匹配为±0.05°。

4. 宽输入范围

具有±1VP - P的差分模拟输入电压范围，400MHz的 - 3dB输入带宽。

5. 内部参考

片上集成2.048V精密带隙参考，可灵活选择内部或外部参考。

6. 灵活的输出格式

用户可通过单个控制引脚选择输出格式为二进制补码或偏移二进制。

7. 引脚兼容升级

提供8位和10位的引脚兼容升级版本。

三、电气特性

1. 直流精度

分辨率为8位，积分非线性（INL）在7.51MHz输入频率下最大为±1LSB，差分非线性（DNL）最大为±1LSB，偏移误差和增益误差最大为±4%FS，增益温度系数为±100ppm/°C。

2. 模拟输入

差分输入电压范围为±1.0V，共模输入电压范围为VDD / 2 ± 0.2V，输入电阻为140kΩ，输入电容为5pF。

3. 转换速率

最大时钟频率为40MHz，数据延迟为5个时钟周期。

4. 动态特性

在不同输入频率下，SNR、SINAD、SFDR、THD等指标表现优异，小信号带宽为500MHz，全功率带宽为400MHz。

四、引脚配置与功能

MAX1195采用48引脚TQFP封装，各引脚功能明确。例如，COM为共模电压输入/输出，需用≥0.1µF的电容旁路到地；VDD为模拟电源电压，需用2.2µF和0.1µF的电容组合旁路到地；CLK为转换器时钟输入等。

五、工作原理

1. 流水线架构

MAX1195采用七级全差分流水线架构，输入样本每半个时钟周期在流水线阶段逐步移动，包括输出锁存器的延迟，总时钟周期延迟为五个时钟周期。

2. 输入跟踪保持电路

在跟踪模式下，开关闭合，输入信号采样到电容上；在保持模式下，开关状态改变，放大器将电容充电到相同值，隔离流水线与快速变化的输入。

六、参考配置

MAX1195提供三种参考操作模式：

1. 内部参考模式

将内部参考输出REFOUT通过电阻连接到REFIN，REFIN需用>10nF的电容旁路到地，此时REFOUT、COM、REFP和REFN成为低阻抗输出。

2. 缓冲外部参考模式

在REFIN施加稳定准确的电压来外部调整参考电压，COM、REFP和REFN为输出，REFOUT可悬空或通过>10kΩ的电阻连接到REFIN。

3. 无缓冲外部参考模式

将REFIN连接到地，禁用片上参考缓冲器，REFP、COM和REFN成为高阻抗输入，可由外部参考源驱动。

七、应用电路

1. 单端到差分转换

通过两个单端到差分转换器实现，内部参考提供VDD / 2的输出电压用于电平转换，输入经过缓冲、滤波等处理后输入到MAX1195。

2. 变压器耦合输入驱动

使用RF变压器将单端源信号转换为全差分信号，中心抽头连接到COM提供VDD / 2的直流电平偏移。

3. 单端交流耦合输入信号

采用如MAX4108等放大器提供高速、高带宽、低噪声和低失真的输入信号。

4. 缓冲外部参考驱动多个ADC

使用精密带隙参考如MAX6062产生2.048V的外部直流电平，经过滤波和缓冲后为多个MAX1195提供参考电压。

5. 无缓冲外部参考驱动多个ADC

通过MAX6066产生直流电平，经过电压分压器和缓冲器后为多个ADC提供参考电压，可支持多达32个ADC。

6. 典型QAM解调应用

在数字通信中，使用MAX1195和MAX2451进行QAM信号的解调，将信号分为I和Q分量并数字化。

八、设计注意事项

1. 接地、旁路和电路板布局

采用高速电路板布局技术，旁路电容应尽可能靠近器件，使用多层板并分离接地和电源平面，避免数字地电流干扰模拟地平面。

2. 时钟输入

CLK输入需接受低抖动、快速上升和下降时间（<2ns）的CMOS兼容时钟信号，时钟输入应视为模拟输入，远离其他模拟输入或数字信号线。

3. 数字输出

数字输出应保持低电容负载（<15pF），可使用缓冲器和小串联电阻来提高动态性能。

九、总结

MAX1195以其出色的性能、低功耗和灵活的配置，成为电子工程师在设计成像、仪器仪表和数字通信等应用时的理想选择。在实际设计中，我们需要根据具体需求合理选择参考模式、优化电路板布局，并注意时钟和数字输出的处理，以充分发挥MAX1195的优势。你在使用类似ADC时遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。