MAX1421：高性能12位低功耗ADC的卓越之选

在电子设计领域，模拟 - 数字转换器（ADC）是连接模拟世界和数字世界的关键桥梁。今天，我们要深入探讨一款性能卓越的ADC——MAX1421，它在成像和数字通信等领域有着广泛的应用前景。

文件下载：MAX1421.pdf

一、产品概述

MAX1421是一款3.3V、12位的ADC，采用了全差分输入、流水线式12级ADC架构，具备宽带跟踪保持（T/H）和数字误差校正功能，拥有全差分信号路径。它专为低功耗、高动态性能的应用场景而优化，适用于医疗超声成像、CCD像素处理、数据采集、雷达等领域。

1. 供电与功耗

该转换器仅需单一的3.3V电源供电，在输入频率为15MHz、采样频率为40Msps的情况下，典型功耗仅为188mW，展现出了出色的低功耗特性。同时，它还具备两种掉电模式，即参考掉电模式和关机模式，进一步降低功耗。在参考掉电模式下，内部带隙基准停用，典型供电电流可降低2mA；在关机模式下，功耗可低至10µW，非常适合对功耗敏感的应用。

2. 性能指标

• 信噪比（SNR）：在输入频率为5MHz时，SNR可达67dB；在输入频率为15MHz时，SNR为66dB，能够有效抑制噪声，保证信号的质量。
• 无杂散动态范围（SFDR）：在输入频率为5MHz时，SFDR为73dBc；在输入频率为15MHz时，典型值为70dBc，可有效减少杂散信号的干扰。
• 总谐波失真（THD）：在输入频率为5MHz时，THD为 - 74dBc；在输入频率为15MHz时，典型值为 - 62dBc，确保了信号的纯净度。

3. 封装与温度范围

MAX1421采用7mm x 7mm、48引脚的LQFP封装，节省空间。它的工作温度范围覆盖商业级（0°C至 + 70°C）和扩展工业级（ - 40°C至 + 85°C），能够适应不同的工作环境。此外，还有引脚兼容的更高和更低速度版本可供选择，如MAX1420（60Msps）和MAX1422（20Msps）。

二、技术细节剖析

1. 架构设计

MAX1421采用12级全差分流水线架构，每个采样信号每半个时钟周期移动一个流水线阶段，包括输出锁存器的延迟，总延迟为七个时钟周期。在每个阶段，2位（2比较器）闪存ADC将输入电压转换为数字代码，然后通过数模转换器（DAC）将数字化结果转换回模拟电压，并从原始输入信号中减去，得到的误差信号乘以2后传递到下一个阶段，重复此过程直到信号经过所有12个阶段，每个阶段提供1位分辨率。同时，数字误差校正可补偿每个流水线阶段的ADC比较器偏移，确保无丢失码。

2. 输入跟踪保持电路

输入T/H电路在跟踪和保持模式下有不同的工作状态。在跟踪模式下，多个开关闭合，输入信号通过开关传递到两个电容器。开关S2a和S2b设置跨导放大器（OTA）输入的共模，与S1同时打开，对输入波形进行采样，差分电压保持在电容器C2a和C2b上。随后，开关S4a和S4b打开，S3a和S3b连接电容器C1a和C1b到放大器输出，S4c闭合，OTA将电容器C1a和C1b充电到与C2a和C2b相同的值，该值被提供给第一级量化器，将流水线与快速变化的输入隔离。宽输入带宽的T/H放大器使MAX1421能够跟踪和采样高频模拟输入，模拟输入INP和INN可以差分或单端驱动，为了获得最佳性能，应匹配INP和INN的阻抗，并将共模电压设置为电源电压的一半（AVDD / 2）。

3. 参考配置

MAX1421提供三种参考操作模式：

• 内部参考模式：片上 + 2.048V带隙基准激活，REFIN、REFP、CML和REFN浮空。为保证稳定性，需用0.22μF与1nF电容并联的网络将这些引脚旁路到AGND。
• 缓冲外部参考模式：可通过在REFIN施加稳定准确的电压来外部调整参考电压电平。
• 无缓冲外部参考模式：将REFIN连接到AGND，停用REFP、CML和REFN的片上缓冲器，这些节点变为高阻抗，可由外部参考源驱动。

4. 时钟输入

CLK和CLK输入支持单端和差分输入操作，接受CMOS兼容的时钟信号。如果CLK采用单端时钟信号驱动，需将CLK通过0.1μF电容旁路到AGND。由于器件的级间转换依赖于外部时钟上升和下降沿的重复性，因此应使用低抖动、快速上升和下降时间（<2ns）的时钟。采样发生在时钟信号的上升沿，该边缘的抖动应尽可能低，因为显著的孔径抖动会根据公式 (SNR{dB}=20 × log {10}left(frac{1}{2 pi × f{IN} × t{A J}}right)) 限制ADC的SNR性能。时钟输入应被视为模拟输入，远离其他模拟或数字信号线。

5. 输出与控制

当OE为高电平时，数字输出进入高阻抗状态；当OE为低电平且PD为高电平时，输出锁存为掉电前的最后一个值。所有数据输出D0（LSB）至D11（MSB）与TTL/CMOS逻辑兼容，从采样到有效输出数据存在七个时钟周期的延迟，输出编码采用偏移二进制格式。为避免大的数字电流反馈到模拟部分，影响动态性能，数字输出D0至D11的电容负载应尽可能低（≤10 pF），可使用数字缓冲器（如74LVCH16244）进一步隔离数字输出与重电容负载，并在数字输出路径靠近ADC处添加100Ω的小串联电阻，以提高动态性能。

三、应用与设计要点

1. 典型应用电路

在典型应用中，可采用单端转差分转换器。内部参考提供AVDD / 2的输出电压用于电平转换，输入信号先被缓冲，然后分为电压跟随器和反相器。输入处的低通滤波器可抑制高速运算放大器带来的宽带噪声，可通过选择合适的 (RISO) 和 (C{IN}) 值优化滤波器性能。例如，在某应用中，在电容负载前放置50Ω的 (RISO) 可防止振铃和振荡，22pF的 (C{IN}) 电容作为小旁路电容，将 (C_{IN}) 从INN连接到INP可进一步提高动态性能。

2. 变压器耦合应用

RF变压器是将单端信号转换为全差分信号的理想解决方案，可满足MAX1421的最佳性能要求。将变压器的中心抽头连接到CML可提供AVDD / 2的直流电平偏移。一般来说，全差分输入信号相比单端输入信号，能使MAX1421获得更好的SFDR和THD，特别是在非常高的输入频率下。在差分输入模式下，偶次谐波被抑制，每个输入所需的信号摆幅仅为单端模式的一半。

3. 单端交流耦合输入信号

采用MAX4108运算放大器的交流耦合单端应用，可提供高速、高带宽、低噪声和低失真，保证输入信号的完整性。

4. 布局与接地

MAX1421需要高速电路板布局设计技术。所有旁路电容应尽可能靠近器件，最好与ADC在电路板的同一侧，采用表面贴装器件以减小电感。REFP、REFN、REFIN和CML应通过0.22μF电容和1nF电容并联的网络旁路到AGND，AVDD和DVDD也应采用类似的旁路网络。多层电路板采用单独的接地和电源层可提供最高的信号完整性，可考虑采用分割接地平面布局，使模拟地（AGND）和数字输出驱动器地（DGND）在ADC封装中的物理位置匹配，两个接地平面应单点连接，以防止数字接地电流干扰模拟接地平面。或者，如果接地平面能与任何嘈杂的数字系统接地平面充分隔离，所有接地引脚也可共享同一接地平面。高速数字信号走线应远离敏感的模拟走线，移除数字输出下方的数字接地和电源层，保持所有信号线短且无90度转弯。

四、参数定义

1. 静态参数

• 积分非线性（INL）：指实际传输函数值与直线的偏差，直线可以是最佳拟合直线或在消除偏移和增益误差后连接传输函数端点的直线。MAX1421的静态线性参数采用最佳拟合直线法测量。
• 差分非线性（DNL）：是实际步长与理想值1LSB的差值，DNL误差小于1LSB可保证无丢失码。

2. 动态参数

• 孔径抖动（ (t_{A J}) ）：是采样之间孔径延迟的变化。
• 孔径延迟（ (t_{A D}) ）：是采样时钟下降沿与实际采样时刻之间的时间。
• 信噪比（SNR）：对于从数字样本完美重建的波形，理论最大SNR是满量程模拟输入（RMS值）与RMS量化误差（残余误差）的比值。实际中，除了量化噪声外，还有热噪声、参考噪声、时钟抖动等其他噪声源。SNR通过RMS信号与RMS噪声的比值计算，噪声包括除基波、前四个谐波和直流偏移外的所有频谱分量。
• 信噪失真比（SINAD）：它综合考虑了噪声和失真的影响，是衡量ADC性能的重要指标。

综上所述，MAX1421以其出色的性能、灵活的配置和低功耗特性，为电子工程师在设计高性能、低功耗的模拟 - 数字转换系统时提供了一个优秀的选择。在实际应用中，工程师们需要根据具体的需求和场景，合理选择参考模式、优化时钟输入、注意输出负载和布局布线等方面，以充分发挥MAX1421的性能优势。大家在使用MAX1421的过程中，是否遇到过一些特别的问题或有独特的应用经验呢？欢迎在评论区分享交流。