深入剖析LTC1744：高性能14位50Msps ADC的卓越之选

在电子设计领域，模数转换器（ADC）是连接模拟世界与数字世界的关键桥梁。今天，我们将深入探讨Linear Technology公司的LTC1744——一款14位、50Msps的ADC，它在众多应用场景中展现出了卓越的性能。

文件下载：LTC1744.pdf

一、LTC1744的核心特性

1. 高性能指标

• 采样率与动态范围：LTC1744具备50Msps的采样率，能够快速准确地对高频信号进行数字化处理。在不同输入范围下，它展现出了出色的动态性能。在3.2V范围时，SNR可达77dB，SFDR为87dB；在2V范围时，SNR为73.5dB，SFDR高达90dB。这种高信噪比和无杂散动态范围，使得它在处理复杂信号时能够有效减少噪声和失真。
• 无失码设计：该ADC不存在失码现象，确保了转换结果的准确性和可靠性，这对于需要高精度测量的应用至关重要。

  2. 电源与功耗

• 单电源供电：采用单一5V电源供电，简化了电路设计，降低了系统的复杂度。
• 功耗：功耗仅为1.2W，在保证高性能的同时，有效降低了能源消耗，适用于对功耗有严格要求的应用场景。

  3. 灵活的输入范围

  提供±1V或±1.6V的可选输入范围，并且可以通过引脚选择和电阻编程模式进行调整，能够根据不同的应用需求优化输入范围，增强了其适用性。

  4. 高带宽S/H

  拥有150MHz的全功率带宽采样保持（S/H）电路，能够快速准确地捕获输入信号，确保在高频信号处理时的性能。

  5. 引脚兼容家族

  LTC1744属于引脚兼容家族，不同采样率和位数的型号可以相互替代，方便工程师根据实际需求进行选择和升级。例如，25Msps有LTC1746（14位）和LTC1745（12位）；50Msps有LTC1744（14位）和LTC1743（12位）等。

  6. 封装形式

  采用48引脚的TSSOP封装，这种封装形式具有良好的散热性能和电气性能，并且其引脚布局有助于简化电路板设计。

二、工作原理与操作模式

1. 转换器操作

LTC1744是一款CMOS流水线式多级转换器，具有四个流水线ADC阶段。模拟输入为差分输入，能够有效提高共模噪声抑制能力，最大化输入范围，同时减少采样保持电路的偶次谐波。编码输入也是差分的，进一步增强了共模噪声免疫力。

2. 工作阶段

该ADC有两个操作阶段，由差分ENC/ENC输入引脚的状态决定。当ENC低电平时，模拟输入直接采样到输入采样保持电容器上；当ENC从低电平转换到高电平时，采样输入被保持。在ENC高电平期间，保持的输入电压由S/H放大器缓冲并驱动第一个流水线ADC阶段。后续阶段依次处理，最终在五个周期后输出数字化结果。

三、应用信息

1. 动态性能指标

• 信号噪声失真比（S/(N + D)）：是输入信号基频的RMS幅度与ADC输出中所有其他频率分量的RMS幅度之比，输出带宽限制在直流到采样频率的一半之间。
• 信噪比（SNR）：是输入信号基频的RMS幅度与除前五次谐波和直流之外的所有其他频率分量的RMS幅度之比。
• 总谐波失真（THD）：是输入信号所有谐波的RMS和与基频本身的比值，数据手册中计算THD时使用了前五次谐波。
• 互调失真（IMD）：当ADC输入信号包含多个频谱分量时，ADC传输函数的非线性会产生互调失真。它定义为任一输入信号的RMS值与最大三阶互调产物的RMS值之比。
• 无杂散动态范围（SFDR）：是除输入信号和直流之外的最大频谱分量（峰值谐波或杂散噪声），以相对于满量程输入信号RMS值的分贝表示。
• 输入带宽：是指对于满量程输入信号，重构基频幅度降低3dB时的输入频率。
• 孔径延迟时间：从上升的ENC等于ENC电压到采样保持电路保持输入信号的瞬间所经过的时间。
• 孔径延迟抖动：每次转换时孔径延迟时间的变化，这种随机变化会在采样交流输入时产生噪声。

2. 采样保持操作与输入驱动

• 采样保持操作：LTC1744的CMOS差分采样保持电路通过CMOS传输门将差分模拟输入直接采样到采样电容器上，这种直接电容采样方式在给定采样电容大小的情况下能够实现最低的噪声。
• 共模偏置：ADC采样保持电路需要差分驱动才能达到指定性能。每个输入应在2.5V的共模电压周围摆动，对于3.2V范围为±0.8V，对于2V范围为±0.5V。VCM输出引脚可用于提供共模偏置电平。
• 输入驱动阻抗：为了获得最佳性能，建议每个输入的源阻抗为100Ω或更小，并且差分输入的源阻抗应匹配，否则会导致更高的偶次谐波，尤其是二次谐波。

  3. 参考操作

  LTC1744的参考电路由2.5V带隙参考、差分放大器以及开关和控制电路组成。内部电压参考可以配置为2V（±1V差分）或3.2V（±1.6V差分）的两种引脚可选输入范围。通过将SENSE引脚接地选择2V范围，连接到VDD选择3.2V范围。

  4. 输入范围选择

  输入范围可以根据应用进行设置。对于输入频率较低（<10MHz）的过采样信号处理，最大输入范围可以提供最佳的信噪比性能，同时保持出色的SFDR；对于高输入频率（>10MHz），2V范围将具有最佳的SFDR性能，但SNR会下降3.5dB。

  5. 编码输入驱动

  LTC1744的噪声性能在很大程度上取决于编码信号的质量。ENC/ENC输入应采用差分驱动，以提高对共模噪声源的免疫力。每个输入通过6k电阻偏置到2V偏置，该偏置电阻为变压器耦合驱动电路设置直流工作点，并为单端驱动电路设置逻辑阈值。

  6. 数字输出

• 数字输出缓冲器：每个输出缓冲器由OVDD和OGND供电，与ADC的电源和地隔离。输出驱动器中的额外N沟道晶体管允许在低电压下工作，内部串联电阻使输出对外部电路呈现50Ω的阻抗，可能无需外部阻尼电阻。
• 输出负载：LTC1744的数字输出应驱动最小的电容负载，以避免数字输出与敏感输入电路之间的相互干扰。对于全速操作，电容负载应保持在10pF以下。
• 输出格式：并行数字输出可以选择偏移二进制或2的补码格式，通过MSBINV引脚进行选择，高电平选择偏移二进制。
• 溢出位：溢出输出位指示转换器是否超出范围。当OF输出逻辑高电平时，转换器超出或低于范围。
• 输出时钟：ADC提供ENC输入的延迟版本作为数字输出CLKOUT，可用于将转换器数据与数字系统同步。
• 输出驱动电源：独立的输出电源和地引脚允许输出驱动器与模拟电路隔离。数字输出缓冲器的电源OVDD应连接到被驱动逻辑的同一电源。
• 输出使能：可以使用输出使能引脚OE禁用输出。OE低电平禁用所有数据输出，包括OF和CLKOUT。

四、设计注意事项

1. 接地与旁路

LTC1744需要一个干净、完整的接地平面的印刷电路板，建议使用具有内部接地平面的多层板。引脚布局经过优化，以减少输入和数字输出之间的相互干扰。在VDD、VCM、REFHA、REFHB、REFLA和REFLB引脚处应使用高质量的陶瓷旁路电容器，并尽可能靠近引脚放置。

2. 热传递

LTC1744产生的大部分热量通过封装引脚传递到印刷电路板上。接地引脚12、13、36和37与芯片连接垫相连，具有最低的热阻。确保所有接地引脚连接到足够面积的接地平面，以保证良好的散热性能。

五、相关部件

Linear Technology公司还提供了一系列相关部件，如LT1019精密带隙参考、LTC1196 8位1Msps ADC等，这些部件可以与LTC1744配合使用，满足不同的设计需求。

总的来说，LTC1744凭借其高性能、灵活的输入范围和良好的兼容性，在通信、基站、频谱分析和成像系统等领域具有广泛的应用前景。作为电子工程师，我们在设计时应充分考虑其特性和设计注意事项，以发挥其最大优势。大家在实际应用中是否遇到过类似ADC的设计挑战呢？欢迎在评论区分享你的经验和见解。