ADSP - 21467/ADSP - 21469 SHARC处理器：高性能音频处理的理想之选

引言

在当今的电子领域，高性能音频处理需求日益增长。ADSP - 21467/ADSP - 21469 SHARC处理器凭借其卓越的性能和丰富的功能，成为了众多工程师在音频处理项目中的首选。本文将深入介绍这款处理器的特点、架构、性能以及相关设计要点，希望能为电子工程师们在实际应用中提供有价值的参考。

文件下载：ADSP-21469.pdf

处理器概述

ADSP - 21467/ADSP - 21469是SIMD SHARC系列DSP的成员，采用了ADI的超级哈佛架构。它与ADSP - 2126x、ADSP - 2136x等多种DSP在源代码上兼容，并且在SISD模式下与第一代ADSP - 2106x SHARC处理器也具有兼容性。这款32位/40位浮点处理器专为高性能音频应用而优化，拥有5 Mbits的片上SRAM、多个内部总线以消除I/O瓶颈，以及创新的数字应用/外设接口（DAI/DPI）。

性能基准

表1展示了处理器在不同算法下的性能表现：	Benchmark Algorithm	Speed (at 450 MHz)
1024 Point Complex FFT (Radix 4, with Reversal)	20.44 μs
FIR Filter (Per Tap)	1.11 ns
IIR Filter (Per Biquad)	4.43 ns
Matrix Multiply (Pipelined) [3 × 3] × [3 × 1]	10.0 ns
Matrix Multiply (Pipelined) [4 × 4] × [4 × 1]	17.78 ns
Divide (y/x)	6.67 ns
Inverse Square Root	10.0 ns

从这些数据可以看出，该处理器在音频处理相关的算法中表现出色，能够满足高性能音频处理的需求。

产品特性

表2详细列出了ADSP - 21467和ADSP - 21469的特性：	Feature	ADSP - 21467	ADSP - 21469
Maximum Frequency	450 MHz
RAM	5 Mbits
ROM	4 Mbits	N/A
Audio Decoders in ROM	Yes	No
DTCP Hardware Accelerator	No
Pulse - Width Modulation	Yes
S/PDIF	Yes
DDR2 Memory Interface	Yes
DDR2 Memory Bus Width	16 Bits
Shared DDR2 External Memory	Yes
Direct DMA from SPORTs to External Memory	Yes
FIR, IIR, FFT Accelerator	Yes
MLB Interface	Automotive Models Only
IDP	Yes
Serial Ports	8
DAI (SRU)/DPI (SRU2)	20/14 pins
UART	1
Link Ports	2
AMI Interface with 8 - Bit Support	Yes

这些特性使得处理器在音频处理、医疗成像、通信等多个领域都有广泛的应用前景。

核心架构

SIMD计算引擎

处理器包含两个计算处理单元，作为单指令多数据（SIMD）引擎运行。PEX始终处于活动状态，PEY可通过设置MODE1寄存器中的PEYEN模式位来启用。在SIMD模式下，两个处理单元执行相同的指令，但处理不同的数据，这种架构在执行数学密集型DSP算法时非常高效。同时，进入SIMD模式会使内存与处理单元之间的数据带宽翻倍，以满足计算需求。

独立并行计算单元

每个处理单元内都有一组计算单元，包括算术逻辑单元（ALU）、乘法器和移位器。这些单元在单个周期内完成所有操作，并且三个单元并行排列，最大限度地提高了计算吞吐量。在SIMD模式下，并行的ALU和乘法器操作会在两个处理单元中同时发生。这些计算单元支持IEEE 32位单精度浮点、40位扩展精度浮点和32位定点数据格式。

定时器

核心定时器可以生成周期性软件中断，并且可以配置为使用FLAG3作为定时器过期信号。

数据寄存器文件

每个处理单元都包含一个通用数据寄存器文件，用于在计算单元和数据总线之间传输数据，并存储中间结果。这些10端口、32寄存器（16个主寄存器，16个辅助寄存器）的寄存器文件与处理器的增强哈佛架构相结合，允许计算单元和内部内存之间无限制的数据流动。

上下文切换

处理器的许多寄存器都有辅助寄存器，可在中断服务期间激活，以实现快速上下文切换。数据寄存器、DAG寄存器和乘法器结果寄存器都有辅助寄存器。主寄存器在复位时处于活动状态，辅助寄存器通过模式控制寄存器中的控制位激活。

通用寄存器

通用寄存器可用于通用任务。USTAT（4）寄存器允许对核心的所有系统寄存器（控制/状态）进行简单的位操作（设置、清除、切换、测试、异或）。数据总线交换寄存器（PX）允许在64位PM数据总线和64位DM数据总线之间，或在40位寄存器文件和PM/DM数据总线之间传递数据。

单周期取指令和四个操作数

处理器采用增强的哈佛架构，数据内存（DM）总线传输数据，程序内存（PM）总线传输指令和数据。通过独立的程序和数据内存总线以及片上指令缓存，处理器可以在单个周期内同时获取四个操作数（每个数据总线两个）和一条指令（从缓存中）。

指令缓存

片上指令缓存支持三总线操作，用于获取一条指令和四个数据值。缓存仅对与PM总线数据访问冲突的指令进行缓存，这允许核心循环操作（如数字滤波器乘法累加和FFT蝶形处理）以全速执行。

数据地址生成器

两个数据地址生成器（DAGs）用于间接寻址和在硬件中实现循环数据缓冲区。循环缓冲区允许高效编程延迟线和数字信号处理中所需的其他数据结构，常用于数字滤波器和傅里叶变换。处理器的两个DAGs包含足够的寄存器，可创建多达32个循环缓冲区（16个主寄存器集，16个辅助寄存器集）。DAGs自动处理地址指针回绕，减少开销，提高性能，并简化实现。

灵活的指令集

48位指令字可容纳各种并行操作，便于简洁编程。例如，处理器可以在两个处理单元中有条件地执行乘法、加法和减法，同时进行分支并从内存中获取多达四个32位值，所有这些都在一条指令中完成。

可变指令集架构（VISA）

除了支持以前SHARC处理器的标准48位指令外，处理器还支持16位和32位的新指令。这种可变指令集架构（VISA）通过去除48位指令中的冗余/未使用位，创建更高效和紧凑的代码。程序序列器支持从内部和外部DDR2内存中获取这些16位和32位指令。

片上内存

处理器包含5 Mbits的内部RAM，每个块可以配置为不同的代码和数据存储组合。内存架构与独立的片上总线相结合，允许在单个周期内从核心进行两次数据传输和从I/O处理器进行一次数据传输。内存可以配置为32位数据的最大160k字、16位数据的320k字、48位指令（或40位数据）的106.7k字，或不同字大小的组合，最多5 Mbits。

外设架构

外部端口

外部端口接口支持通过核心和DMA访问外部内存。外部内存地址空间分为四个银行，任何银行都可以编程为异步或同步内存。外部端口由异步内存接口、DDR2 DRAM控制器和仲裁逻辑组成。异步内存接口支持与SRAM、Flash等设备通信，DDR2 DRAM控制器支持高达2 Gbits的外部内存设备。

外部内存

处理器的外部端口提供了与各种行业标准内存设备的高性能、无胶水接口。通过独立的内部DDR2内存控制器，可连接同步和/或异步内存设备。16位DDR2 DRAM控制器连接到行业标准同步DRAM设备，8位异步内存控制器用于连接各种内存设备。四个内存选择引脚允许最多四个独立设备共存，支持同步和异步设备类型的任意组合。

SIMD访问外部内存

DDR2控制器支持在64位EPD（外部端口数据总线）上进行SIMD访问，这允许在正常字空间（NW）中访问PEy单元上的互补寄存器，提高了性能。

VISA和ISA访问外部内存

DDR2控制器还支持VISA代码操作，减少了内存负载，因为VISA指令被压缩。此外，总线获取减少，在最佳情况下，一次48位获取包含三条有效指令。传统ISA操作的代码执行也得到支持。

共享外部内存

处理器支持与其他ADSP - 2146x处理器连接到公共共享外部DDR2内存，以创建共享外部总线处理器系统。这包括分布式片上仲裁、固定和旋转优先级总线仲裁、总线超时逻辑和总线锁定。

DDR2支持

处理器支持16位DDR2接口，最大频率为核心时钟的一半。支持从外部内存执行，支持高达2 Gbits的外部内存设备。

异步内存控制器

异步内存控制器为多达四个独立的内存或I/O设备银行提供可配置接口。每个银行可以独立编程不同的定时参数，允许连接到各种内存设备，包括SRAM、Flash和EPROM，以及与标准内存控制线接口的I/O设备。

外部端口吞吐量

基于400 MHz时钟，外部端口的吞吐量为AMI 66M字节/秒，DDR2 800M字节/秒。

链接端口

两个8位宽的链接端口可以连接到其他DSP或外设的链接端口。链接端口是双向端口，具有八条数据线、一条确认线和一条时钟线，最大频率为166 MHz。

媒体本地总线（MediaLB）

汽车模型具有MLB接口，允许处理器作为媒体本地总线设备运行。它支持3引脚和5引脚媒体本地总线协议，支持高达1024 FS（49.25M位/秒，FS = 48.1 kHz）的速度和多达31个逻辑通道，每个媒体本地总线帧最多124字节的数据。

脉冲宽度调制（PWM）

PWM模块是一个灵活的、可编程的PWM波形发生器，可用于生成各种与电机和发动机控制或音频功率控制相关的应用所需的开关模式。PWM发生器可以生成中心对齐或边缘对齐的PWM波形，并且可以在配对模式下生成两个输出的互补信号，或在非配对模式下生成独立信号。

数字应用接口（DAI）

数字应用接口（DAI）允许将各种外设连接到任何DAI引脚（DAI_P20 - 1）。程序使用信号路由单元（SRU）进行这些连接，SRU是一个矩阵路由单元（或多路复用器组），允许在软件控制下互连DAI提供的外设。DAI包括串行端口、S/PDIF兼容数字音频接收器/发射器、异步采样率转换器、输入数据端口和精密时钟发生器等外设。

数字外设接口（DPI）

数字外设接口提供与两个串行外设接口（SPI）端口、一个通用异步接收器 - 发射器（UART）、12个标志、一个2线接口（TWI）和两个通用定时器的连接。

I/O处理器特性

汽车版本的I/O处理器提供67个DMA通道，标准版本提供36个DMA通道，以及一系列广泛的外设，包括DMA控制器、IIR加速器、FFT加速器和FIR加速器等。

系统设计

程序引导

内部内存在系统上电时通过外部端口、链接端口、SPI主设备或SPI从设备从8位EPROM引导。引导模式由BOOTCFG2 - 0引脚确定。

电源供应

处理器有独立的内部（(V{DD_INT})）、外部（(V{DD_EXT})）和模拟（(V{DD_A})）电源供应连接。内部和模拟电源必须满足(V{DD_INT})规格，外部电源必须满足(V{DD_EXT})规格。建议在PCB设计中为(V{DD_A})引脚使用外部滤波电路，以产生稳定的时钟。

目标板JTAG仿真器连接器

ADI的JTAG仿真器使用处理器的IEEE 1149.1 JTAG测试访问端口来监控和控制目标板处理器。仿真器可以在全处理器速度下进行仿真，允许检查和修改内存、寄存器和处理器堆栈。

开发工具

ADI为其处理器提供了完整的软件和硬件开发工具，包括集成开发环境（CrossCore® Embedded Studio和VisualDSP++®）、评估产品、仿真器和各种软件插件。

集成开发环境（IDEs）

CrossCore Embedded Studio基于EclipseTM框架，支持大多数ADI处理器系列，是未来处理器（包括多核设备）的首选IDE。VisualDSP++支持在CrossCore Embedded Studio发布之前推出的处理器系列，包括ADI VDK实时操作系统和开源TCP/IP堆栈。

EZ - KIT Lite评估板

ADI提供各种EZ - KIT Lite评估板，包括处理器和关键外设，支持片上仿真功能和其他评估和开发功能。还有各种EZ - Extenders子卡，提供额外的专业功能，包括音频和视频处理。

软件插件

ADI提供与CrossCore Embedded Studio无缝集成的软件插件，以扩展其功能并减少开发时间。插件包括评估硬件的板支持包、各种中间件包和算法模块。

引脚功能描述

文档详细介绍了处理器的引脚功能和未使用引脚的端接规则。不同引脚在复位期间和之后有不同的状态和功能，例如AMI_ADDR、AMI_DATA、FLAG等引脚在不同模式下有不同的用途。

规格参数

工作条件

处理器在不同频率下有不同的电源电压要求，如内部（核心）电源电压(V{DD_INT})、外部（I/O）电源电压(V{DD_EXT})、模拟电源电压(V_{DD_A})等。同时，对不同引脚的输入输出电压、结温等也有相应的规格要求。

电气特性

包括高电平输出电压、低电平输出电压、输入电流、三态泄漏电流等参数，这些参数对于电路设计和性能评估非常重要。

总功耗

总功耗由内部功耗和外部功耗组成。内部功耗包括静态电流和动态电流，静态电流与结温和核心电压有关，动态电流与处理器的活动水平有关，通过活动缩放因子（ASF）来反映。

时序规格

文档详细给出了处理器的各种时序规格，包括核心时钟要求、电源上电时序、时钟输入、中断、定时器PWM_OUT周期时序、引脚到引脚直接路由、精密时钟发生器、标志、DDR2 SDRAM读写周期时序、AMI读写、共享内存总线请求、链接端口、串行端口、并行数据采集端口、采样率转换器、S/PDIF发射器和接收器、SPI接口、媒体本地总线、UART端口和TWI等方面的时序要求。这些时序规格对于确保处理器与其他设备的兼容性和正常工作至关重要。

总结

ADSP - 21467/ADSP - 21469 SHARC处理器以其高性能的计算能力、丰富的外设接口和灵活的架构，为电子工程师在音频处理、医疗成像、通信等多个领域的设计提供了强大的支持。在实际应用中，工程师需要根据具体需求合理选择处理器型号，同时注意电源供应、时序要求等设计要点，以充分发挥处理器的性能。希望本文能帮助工程师更好地了解和应用这款处理器，为项目的成功实施提供助力。

你在使用这款处理器的过程中遇到过哪些挑战呢？又有哪些独特的应用经验可以分享？欢迎在评论区留言讨论。