ADSP-21371/ADSP-21375面向汽车音频的32位高性能浮点SHARC处理器技术手册

概述
第三代SHARC®处理器，其中包括ADSP-21375和ADSP-21371，提供了更高的性能、以音频和应用为重点的外设和存储器配置，能够支持环绕声解码器算法。所有的器件与其它SHARC处理器如ADSP-21367和ADSP-21369在引脚和代码方面完全兼容。这些SHARC处理器基于一个单指令多数据（SIMD）内核，支持32位定点和32/40位浮点运算格式，使它们特别适合于高性能音频应用。

在第三代SHARC处理器系列中，ADSP-21371能以极低的成本提供266 MHz/1596 MFLOP的高性能。这样的性能水平使ADSP - 21371特别适合于解决日益增长的专业和车载音响市场需求，同时保持了低成本。除了更高的内核性能，ADSP-21371包含了更多的增值外设如S/PDIF发射器/接收器。ADSP-21371还提供一个运行于133 MHz的32位接口，可直接与同步SDRAM接口。

第三代SHARC处理器还集成了专用的外设，旨在简化硬件设计，较大限度地减少设计风险，并最终缩短上市时间。这些功能模块组合起来，加上广为人知的数字音频接口（DAI），通过软件可编程的信号路由单元（SRU）可以彼此连接或连接至外部引脚。SRU是一个创新的架构特性，可以在DAI模块之间实现完整而灵活的路由。通过SRU连接的外设包括但不限于：串行接口、SPI端口和S/PDIF Tx/Rx。
数据表：*附件：ADSP-21371 ADSP-21375面向汽车音频的32位高性能浮点SHARC处理器技术手册.pdf

特性

• 266 MHz SIMD SHARC内核，峰值性能可达到1596 MFLOPS
• 1Mb SRAM、内嵌行业标准音频解码和后处理系数的4 Mb ROM
• 32位DMA以外设时钟速度传送，与全速处理器执行并行
• 32位宽外部端口提供与同步（SDRAM）和异步存储器的无胶合接口
• 数字音频接口(DAI)可实现对于外设的用户可定义访问，包括S/PDIF Tx/Rx
• 从主存储器直接执行
• 延迟线DMA引擎通过抽头/偏移的读取来维护外部存储器的循环缓冲区
• 8个支持I2S、左对齐采样对和TDM模式的串行端口
• 两个支持主和从模式的SPI端口
• 16个PWM通道
• 3个全特性定时器
• 208引脚LQFP EP封装：商业和工业温度范围

框图

SHARC系列核心架构

ADSP - 21371/ADSP - 21375处理器在汇编层面上与ADSP - 2136x、ADSP - 2126x、ADSP - 21160以及第一代ADSP - 216x SHARC处理器代码兼容。ADSP - 21371/ADSP - 21375处理器与ADSP - 2136x、ADSP - 2126x和ADSP - 2116x SIMD SHARC处理器共享架构特性， 如图2所示，并在以下部分详细介绍。

SIMD计算引擎

这些处理器包含两个计算处理单元，它们作为单指令多数据（SIMD）引擎运行。处理单元被称为PEX和PEY，每个单元都包含一个算术逻辑单元（ALU）、一个乘法器、一个移位器以及寄存器文件。PEX始终处于活动状态，并且可以通过设置PEYEN位在MODE1寄存器中启用PEY。启用此模式后，相同的指令会在两个处理单元上执行，但每个处理单元对不同的数据进行操作。这种架构在执行数学密集型数字信号处理（DSP）算法时效率很高。

进入SIMD模式也会影响数据在内存和处理单元之间的传输方式。在SIMD模式下，传输数据需要双倍的带宽，以便在处理单元中进行计算操作。由于这种需求，内存SIMD模式还会使内存与处理单元之间的带宽翻倍。当使用DAGs在SIMD模式下传输数据时，会传输两个数据值，以匹配每个操作模式的双倍速率。

独立的并行计算单元

每个处理单元都包含一组计算单元。这些计算单元由一个算术逻辑单元（ALU）、一个乘法器和一个移位器组成。这些单元在单个周期内执行所有操作。这三个单元在每个处理单元内并行排列，最大限度地提高了整体计算吞吐量。单指令多操作（SIMO）执行并行的ALU和乘法器操作。在SIMD模式下，并行的ALU和乘法器操作会在两个处理单元上同时执行。这些计算单元支持IEEE 32位单精度浮点、40位扩展精度浮点和32位定点数据格式。

引脚功能描述

TWI控制器时序

表40和图34提供了TWI接口的时序信息。输入信号（SCL、SDA）被路由到DP - P14 - 1引脚上，其时序规范在本数据手册的其他地方给出。

JTAG测试接入端口和仿真