深度解析ADSP-2126x：高性能音频处理的理想之选

在当今的电子领域，音频处理技术不断发展，对处理器的性能和功能提出了更高的要求。ADI公司的ADSP-21261/ADSP-21262/ADSP-21266 SHARC DSP处理器，凭借其卓越的性能和丰富的功能，成为了高性能音频处理应用的理想之选。今天，我们就来深入了解一下这款处理器。

文件下载：ADSP-21262.pdf

性能卓越，满足音频处理需求

ADSP-2126x是一款32位/40位浮点处理器，专为高性能音频处理进行了优化。它在汇编层面与其他SHARC DSP代码兼容，使用相同的指令集，能够在处理高性能音频的同时，有效降低系统成本。

在性能方面，ADSP-2126x表现出色。以200 MHz运行时，它在多种基准算法上展现出了强大的处理能力。例如，1024点复FFT（基4，带反转）仅需61.3 μs，FIR滤波器（每抽头）为3.3 ns，IIR滤波器（每双二阶）为13.3 ns等。通过两个计算单元，它在一系列DSP算法上比之前的SHARC处理器性能提升了5到10倍。采用最先进的高速CMOS工艺，在200 MHz时指令周期时间为5 ns，150 MHz时为6.6 ns。借助SIMD计算硬件，200 MHz运行时可实现1200 MFLOPS，150 MHz运行时为900 MFLOPS。

架构独特，提升处理效率

SIMD计算引擎

ADSP-2126x包含两个处理单元，作为单指令多数据（SIMD）引擎运行。这两个处理单元分别为PEX和PEY，每个都包含ALU、乘法器、移位器和寄存器文件。PEX始终处于活动状态，PEY可通过设置MODE1寄存器中的PEYEN模式位来启用。进入SIMD模式后，两个处理单元执行相同的指令，但处理不同的数据，这种架构在执行数学密集型音频算法时非常高效。同时，进入SIMD模式会使内存与处理单元之间的数据带宽翻倍，以满足计算需求。

独立并行计算单元

每个处理单元内都有一组计算单元，包括算术逻辑单元（ALU）、乘法器和移位器。这些单元在单个周期内完成所有操作，并且相互并行排列，最大限度地提高了计算吞吐量。单多功能指令可以同时执行并行的ALU和乘法器操作，在SIMD模式下，这种并行操作会在两个处理单元中同时发生。这些计算单元支持IEEE 32位单精度浮点、40位扩展精度浮点和32位定点数据格式。

数据寄存器文件

每个处理单元都包含一个通用数据寄存器文件，用于在计算单元和数据总线之间传输数据，并存储中间结果。这些10端口、32寄存器（16个主寄存器，16个辅助寄存器）的寄存器文件，结合ADSP-2126x增强的哈佛架构，允许计算单元和内部内存之间实现无约束的数据流动。PEX中的寄存器称为R0 - R15，PEY中的寄存器称为S0 - S15。

单周期取指令和四个操作数

ADSP-2126x采用增强的哈佛架构，数据内存（DM）总线传输数据，程序内存（PM）总线传输指令和数据。通过独立的程序和数据内存总线以及片上指令缓存，处理器可以在单个周期内同时获取四个操作数（每个数据总线两个）和一条指令（从缓存中）。

指令缓存

片上指令缓存使处理器能够进行三总线操作，以获取一条指令和四个数据值。缓存具有选择性，仅缓存那些与PM总线数据访问冲突的指令。这使得核心的循环操作（如数字滤波器乘累加和FFT蝶形处理）能够全速执行。

数据地址生成器

ADSP-2126x的两个数据地址生成器（DAGs）用于间接寻址和在硬件中实现循环数据缓冲区。循环缓冲区允许高效编程延迟线和其他数字信号处理所需的数据结构，常用于数字滤波器和傅里叶变换。两个DAGs包含足够的寄存器，可创建多达32个循环缓冲区（16个主寄存器集，16个辅助寄存器集）。DAGs自动处理地址指针回绕，减少开销，提高性能，并简化实现。循环缓冲区可以在任何内存位置开始和结束。

灵活的指令集

48位指令字可容纳各种并行操作，便于简洁编程。例如，ADSP-2126x可以在一个指令中，在两个处理单元中有条件地执行乘法、加法和减法，同时进行分支并从内存中获取多达四个32位值。

丰富的内存和I/O接口

双端口片上内存

ADSP-21262和ADSP-21266包含2兆位内部SRAM和4兆位内部掩膜可编程ROM，ADSP-21261包含1兆位内部SRAM和3兆位内部掩膜可编程ROM。每个内存块都可以配置为不同的代码和数据存储组合，并且是双端口的，允许核心处理器和I/O处理器在单个周期内独立访问。双端口内存与三个独立的片上总线相结合，允许在单个周期内从核心进行两次数据传输，从I/O处理器进行一次数据传输。

DMA控制器

片上DMA控制器允许零开销的数据传输，无需处理器干预。它独立于处理器核心运行，在核心执行程序指令的同时进行DMA操作。DMA传输可以在ADSP-2126x的内部内存和其串行端口、SPI兼容端口、IDP、并行数据采集端口或并行端口之间进行。ADSP-2126x最多提供22个DMA通道，包括一个用于SPI接口、12个通过串行端口、8个通过输入数据端口和一个通过处理器的并行端口。程序可以通过DMA传输下载到ADSP-2126x。此外，DMA还具有在传输完成时生成中断和DMA链功能，用于自动链接DMA传输。

数字应用接口（DAI）

DAI提供了将各种外设连接到SHARC DSP的DAI引脚（DAI_P20 - 1）的能力。通过信号路由单元（SRU）进行连接，SRU是一个矩阵路由单元（或一组多路复用器），允许在软件控制下互连DAI提供的外设。DAI还包括六个串行端口、两个精密时钟发生器（PCGs）、一个输入数据端口（IDP）、六个标志输出和六个标志输入以及三个定时器。IDP为ADSP-2126x核心提供了额外的输入路径，可以配置为八个I²S或串行数据通道，或七个通道加一个20位宽的同步并行数据采集端口。每个数据通道都有自己独立于ADSP-2126x串行端口的DMA通道。

串行端口

ADSP-2126x具有六个全双工同步串行端口，为各种数字和混合信号外设提供了廉价的接口，如ADI的AD183x系列音频编解码器、ADC和DAC。串行端口由两条数据线、一个时钟和帧同步组成。数据线可以编程为发送或接收，每个数据线都有自己的专用DMA通道。所有六个SPORTs启用时，串行端口支持多达24个发送或24个接收通道的音频数据，或六个每帧128通道的全双工TDM流。串行端口的运行速度最高可达DSP核心时钟速率的四分之一，200 MHz核心时每个端口的最大数据速率为50M位/秒，150 MHz核心时为37.5M位/秒。串行端口数据可以通过专用DMA自动传输到片上内存和从片上内存传输。每个串行端口可以与另一个串行端口配合使用，提供TDM支持。串行端口支持四种模式：标准DSP串行模式、多通道（TDM）模式、I²S模式和左对齐样本对模式。

串行外设（兼容）接口

SPI是一种行业标准的同步串行链路，使ADSP-2126x的SPI兼容端口能够与其他SPI兼容设备通信。它由两条数据线、一个设备选择引脚和一个时钟引脚组成，是一个全双工同步串行接口，支持主模式和从模式。SPI端口可以在多主环境中运行，通过与多达四个其他SPI兼容设备接口，既可以作为主设备也可以作为从设备。ADSP-2126x的SPI兼容外设实现还具有可编程的波特率，200 MHz核心时钟时最高可达50 MHz，150 MHz核心时钟时最高可达37.5 MHz，以及可编程的时钟相位和极性。SPI兼容端口使用开漏驱动器，以支持多主配置并避免数据冲突。

并行端口

并行端口提供了与SRAM和外设的接口。复用的地址和数据引脚（AD15 - 0）可以访问8位设备，最多24位地址，或16位设备，最多16位地址。在8位或16位模式下，最大数据传输速率为核心时钟速度的三分之一。例如，200 MHz时钟速率相当于66M字节/秒，150 MHz时钟速率相当于50M字节/秒。DMA传输用于在内部内存和外设之间移动数据，通过并行端口寄存器的读写功能也可以方便地访问核心。RD、WR和ALE（地址锁存使能）引脚是并行端口的控制引脚。

定时器

ADSP-2126x共有四个定时器：一个核心定时器能够生成周期性软件中断，三个通用定时器可以生成周期性中断，并可以独立设置为以下三种模式之一：脉冲波形生成模式、脉冲宽度计数/捕获模式和外部事件看门狗模式。核心定时器可以配置为使用FLAG3作为定时器过期输出信号，每个通用定时器有一个双向引脚和四个寄存器来实现其操作模式：一个6位配置寄存器、一个32位计数寄存器、一个32位周期寄存器和一个32位脉冲宽度寄存器。一个单一的控制和状态寄存器可以独立启用或禁用所有三个通用定时器。

ROM安全

ADSP-2126x具有ROM安全功能，通过防止在启用时从内部代码进行未经授权的读取，为用户软件代码提供硬件支持。使用此功能时，DSP不会加载任何外部代码，仅从内部SRAM/ROM执行。此外，DSP不能通过JTAG端口自由访问。每个客户将被分配一个唯一的64位密钥，必须通过JTAG或测试访问端口扫描输入。设备将忽略错误的密钥，只有在扫描正确的密钥后，仿真功能和外部启动模式才可用。

程序启动

ADSP-2126x的内部内存在系统上电时通过并行端口从8位EPROM、SPI主设备、SPI从设备或内部启动。启动模式由启动配置（BOOT_CFG1 - 0）引脚确定。

锁相环

ADSP-2126x使用片上锁相环（PLL）为核心生成内部时钟。上电时，CLK_CFG1 - 0引脚用于选择16:1、8:1和3:1的比率。启动后，可以通过软件控制选择许多其他比率。这些比率由1到64的软件可配置分子值和2、4、8和16的软件可配置除数组成。

电源供应

ADSP-2126x具有独立的内部（VDDINT）、外部（VDDEXT）和模拟（AVDD/AVSS）电源供应连接。内部和模拟电源必须满足1.2 V要求，外部电源必须满足3.3 V要求。所有外部电源引脚必须连接到同一电源。需要注意的是，模拟电源引脚（AVDD）为ADSP-2126x的内部时钟发生器PLL供电。为了产生稳定的时钟，建议PCB设计在AVDD引脚使用外部滤波电路，并将滤波组件尽可能靠近AVDD/AVSS引脚放置。

开发工具支持

ADI为ADSP-2126x提供了完整的软件和硬件开发工具，包括集成开发环境（如CrossCore® Embedded Studio和VisualDSP++®）、评估产品、仿真器和各种软件插件。

集成开发环境（IDEs）

ADI提供了两种用于C/C++软件开发、代码生成和调试支持的IDE。最新的CrossCore Embedded Studio基于EclipseTM框架，支持大多数ADI处理器系列，是未来处理器（包括多核设备）的首选IDE。它无缝集成了可用的软件插件，支持实时操作系统、文件系统、TCP/IP堆栈、USB堆栈、算法软件模块和评估硬件板支持包。VisualDSP++支持在CrossCore Embedded Studio发布之前推出的处理器系列，包括ADI的VDK实时操作系统和开源TCP/IP堆栈。需要注意的是，VisualDSP++将不再支持未来的ADI处理器。

EZ-KIT Lite评估板和套件

ADI提供了广泛的EZ-KIT Lite®评估板，包括处理器和关键外设，支持片上仿真功能以及其他评估和开发特性。还有各种EZ-Extenders®子卡，提供额外的专业功能，如音频和视频处理。ADI还提供了一系列EZ-KIT Lite评估套件，每个套件包括一个EZ-KIT Lite评估板、下载可用IDE评估版本的说明、USB电缆和电源。EZ-KIT Lite板上的USB控制器连接到用户PC的USB端口，允许所选的IDE评估套件在电路中仿真板上的处理器。这使得客户可以下载、执行和调试EZ-KIT Lite系统的程序，还支持对板上Flash设备进行电路编程，以存储用户特定的启动代码，实现独立操作。

软件插件

ADI提供的软件插件可以无缝集成到CrossCore Embedded Studio中，扩展其功能并减少开发时间。这些插件包括评估硬件的板支持包、各种中间件包和算法模块。安装插件后，可以通过CrossCore Embedded Studio IDE查看插件中的文档、帮助、配置对话框和编码示例。

产品规格与注意事项

工作条件

ADSP-2126x的内部（核心）电源电压范围为1.14 - 1.26 V，模拟（PLL）电源电压范围为1.14 - 1.26 V，外部（I/O）电源电压范围为3.13 - 3.47 V。输入高电平电压和低电平电压也有相应的要求，环境温度根据不同的等级有所不同，K级为0 - +70 °C，B级为 - 40 - +85 °C。

电气特性

输出高电平电压和低电平电压、输入电流、三态泄漏电流等都有具体的规格要求。同时，对于不同的引脚和操作模式，也有相应的电气特性规定。

封装信息

ADSP-2126x有144引脚LQFP和136球BGA两种封装形式，不同封装的引脚配置和相关参数都有详细的说明。

ESD注意事项

该处理器是静电放电（ESD）敏感设备，尽管具有专利或专有保护电路，但高能量ESD仍可能对设备造成损坏。因此，应采取适当的ESD预防措施，以避免性能下降或功能丧失。

最大功耗和绝对最大额定值

最大功耗的详细热和功率信息可参考《Estimating Power for the ADSP-21262 SHARC Processors (EE-216)》，绝对最大额定值规定了设备能够承受的最大应力，超过这些值可能会导致设备永久性损坏。

时序规格

详细的时序规格对于确保处理器与其他设备的正确操作至关重要，包括时钟输入、复位、中断、定时器等方面的时序要求。

ADSP-2126x以其卓越的性能、独特的架构、丰富的接口和完善的开发工具支持，为高性能音频处理应用提供了强大的解决方案。电子工程师在设计音频处理系统时，不妨考虑这款处理器，相信它能为项目带来出色的表现。大家在使用过程中遇到过哪些问题呢？又有哪些独特的应用经验？欢迎在评论区分享交流。