622 Mbps时钟和数据恢复IC——ADN2806的技术解析与应用指南

在高速数据通信领域，时钟和数据恢复（CDR）技术对于确保数据的准确传输至关重要。Analog Devices公司的ADN2806芯片便是一款出色的622 Mbps时钟和数据恢复IC，下面我们来详细了解它的特性、工作原理及应用设计。

文件下载：ADN2806.pdf

一、ADN2806的特性亮点

1. 高性能指标

• 抖动性能卓越：该芯片超越了SONET（同步光网络）对抖动传输、生成和容限的要求，能够有效减少信号传输中的抖动，保证数据的稳定传输。
• 专利时钟恢复架构：采用独特的时钟恢复架构，无需外部参考时钟即可自动锁定622 Mbps数据，简化了设计流程。
• 低功耗设计：典型功耗仅为359 mW，采用3.3 V单电源供电，适合对功耗要求较高的应用场景。

2. 丰富的功能特性

• 锁丢失指示：具备锁丢失指示（LOL）功能，可实时监测时钟和数据的锁定状态，方便工程师进行故障排查。
• I²C接口：支持I²C接口，可通过该接口访问芯片的可选功能，实现灵活的配置和控制。

3. 小巧封装

采用5 mm × 5 mm、32引脚的LFCSP封装，且无铅环保，体积小巧，适合高密度电路板设计。

二、工作原理剖析

ADN2806是一个延迟和锁相环电路，用于从NRZ编码数据流中恢复时钟和重定时数据。它通过两个独立的反馈回路跟踪输入数据信号的相位，共享一个公共控制电压。

1. 高频抖动跟踪

高速延迟锁定环路径使用压控移相器来跟踪输入抖动的高频分量，能够快速响应高频抖动变化，保证时钟信号的准确性。

2. 低频抖动跟踪

由VCO组成的独立相位控制回路跟踪输入抖动的低频分量，通过调整VCO的频率来补偿低频抖动。

3. 初始频率设置

第三个回路将VCO频率与输入数据频率进行比较，设置粗调电压，确定VCO的初始频率。

4. 抖动跟踪与补偿

锁相环通过微调控制来控制VCO，延迟和相位回路共同跟踪输入数据信号的相位。当时钟滞后于输入数据时，相位检测器驱动VCO提高频率，并增加移相器的延迟，以减少时钟和数据之间的相位误差。

三、功能详细描述

1. 频率获取

芯片从数据中获取频率，锁检测器电路比较VCO和输入数据的频率。当频率差超过1000 ppm时，LOL被置位，启动频率获取周期；当VCO频率与数据频率相差在250 ppm以内时，LOL被复位。

2. 输入缓冲放大器

输入缓冲器具有差分输入（PIN/NIN），内部通过50 Ω电阻连接到片上电压参考（典型值VREF = 2.5 V）。要实现10⁻¹⁰的误码率，所需的最小差分输入电平为200 mV p-p。

3. 锁检测器操作

锁检测器有三种工作模式：

• 正常模式：无需参考时钟，芯片自动锁定622 Mbps数据速率。当VCO频率与数据频率相差在250 ppm以内时，LOL复位，D/PLL将VCO频率调整到与数据频率相等。
• REFCLK模式：使用参考时钟辅助锁定VCO。通过设置CTRLA[0]为1启用该模式，同时需要设置CTRLA[7, 6]和CTRLA[5:2]来设置参考频率范围和数据速率与参考频率的分频比。
• 静态LOL模式：该模式可指示是否曾经发生过锁丢失情况。即使芯片重新锁定，静态LOL位（MISC[4]）仍保持置位，直到手动复位。

4. 静音模式

ADN2806提供两种静音模式：

• 数据和时钟输出静音模式：当CTRLC[1]为0时，选择该模式。当SQUELCH输入为高电平时，数据输出（DATAOUTN和DATAOUTP）和时钟输出（CLKOUTN和CLKOUTP）都被置为零状态。
• 数据或时钟输出静音模式：当CTRLC[1]为1时，选择该模式。当SQUELCH输入为高电平时，DATAOUTN和DATAOUTP引脚被静音；当SQUELCH输入为低电平时，CLKOUTN和CLKOUTP引脚被静音。

5. I²C接口

芯片支持2线、I²C兼容的串行总线，通过SDA和SCK输入与总线上的设备进行通信。ADN2806有两个7位从地址，用于读写操作。用户可以通过I²C接口访问芯片的内部寄存器，实现系统复位、频率测量等功能。

6. 参考时钟（可选）

虽然ADN2806不需要参考时钟即可进行时钟和数据恢复，但它支持可选的参考时钟。参考时钟可以差分或单端方式驱动，输入缓冲器可接受峰 - 峰差分幅度大于100 mV的差分信号或标准单端低电压TTL输入。参考时钟有两种使用模式：

• 锁定到参考模式：通过将CTRLA[0]置为1启用该模式，芯片根据参考时钟锁定到特定频率。
• 数据频率测量模式：通过将CTRLA[1]置为1启用该模式，芯片比较输入数据频率和参考时钟频率，并返回两者的频率比，测量精度可达0.01%。

四、应用信息与PCB设计指南

1. 应用领域

ADN2806适用于多种高速数据通信应用，如BPON ONT、SONET OC - 12、WDM转发器、再生器/中继器、测试设备、宽带交叉连接和路由器等。

2. PCB设计要点

• 电源和接地：建议使用一个低阻抗接地平面，将VEE引脚直接焊接到接地平面以减少串联电感。在VCC和VEE之间使用22 μF电解电容进行电源滤波，同时在芯片的VCC和VEE引脚附近放置0.1 μF和1 nF陶瓷电容。
• 传输线：为了减少反射，所有高频输入和输出信号引脚（如PIN、NIN、CLKOUTP、CLKOUTN、DATAOUTP、DATAOUTN等）应使用50 Ω传输线。同时，要确保PIN/NIN输入走线和CLKOUTP/CLKOUTN、DATAOUTP/DATAOUTN输出走线长度匹配，以避免差分走线之间的 skew。
• 焊接指南：32引脚LFCSP封装的焊盘设计应使PCB焊盘比封装焊盘长0.1 mm、宽0.05 mm，并将焊盘中心对准封装焊盘。芯片底部的暴露焊盘应通过塞孔连接到VEE，以确保良好的电气连接。
• 交流耦合电容选择：输入和输出的交流耦合电容应根据应用进行优化选择。选择电容时，需要考虑信号路径中两个50 Ω电阻形成的时间常数，以减少基线漂移和模式相关抖动。

五、总结

ADN2806芯片以其卓越的抖动性能、丰富的功能特性和小巧的封装，为622 Mbps高速数据通信提供了可靠的时钟和数据恢复解决方案。在实际应用中，工程师需要根据具体需求合理配置芯片的功能，并严格遵循PCB设计指南，以确保芯片的性能得到充分发挥。你在使用ADN2806芯片的过程中遇到过哪些问题呢？欢迎在评论区分享交流。