ADN2812的产品特性与应用
在高速数据传输电子设备的设计开发中,时钟和数据恢复(CDR)集成电路起着至关重要的作用。ADN2812作为一款连续速率为12.3 Mb/s至2.7 Gb/s的时钟和数据恢复IC,凭借其卓越的性能和丰富的功能,在众多领域得到了广泛应用。
文件下载:ADN2812.pdf
1. 产品特性
1.1 高速数据处理能力
ADN2812支持12.3 Mb/s至2.7 Gb/s的串行数据输入,能够满足多种高速数据传输需求。无论是SONET的不同速率标准,还是Fibre Channel、GbE等高速网络协议,它都能稳定工作。
1.2 低抖动性能
该芯片在抖动方面表现出色,超过了SONET对抖动传输、生成和容限的要求。其量化器灵敏度典型值为6 mV,可有效减少信号传输中的抖动,确保数据的准确恢复。
1.3 灵活的调节功能
具有可调节的切片电平,范围为±100 mV,能够根据实际应用需求进行灵活调整。同时,独立的切片电平调节和信号丢失(LOS)检测器,使得设备在不同的信号环境下都能稳定工作。
1.4 无需参考时钟
ADN2812采用专利的时钟恢复架构,无需外部参考时钟即可自动锁定所有数据速率,大大简化了设计过程,降低了系统成本。
1.5 低功耗设计
单电源3.3 V供电,典型功耗仅为750 mW,符合现代电子设备对低功耗的要求,延长了设备的续航时间。
1.6 小巧封装
采用5 mm × 5 mm 32 - 引脚的LFCSP封装,体积小巧,便于集成到各种小型设备中。
2. 工作原理
ADN2812是一个延迟和锁相环电路,用于从NRZ编码数据流中恢复时钟和重新定时数据。它通过两个独立的反馈回路跟踪输入数据信号的相位,一个高速延迟锁定回路使用压控移相器跟踪输入抖动的高频分量,另一个由VCO组成的相位控制回路跟踪输入抖动的低频分量。初始VCO频率由第三个回路设置,该回路将VCO频率与输入数据频率进行比较并设置粗调电压。
3. 功能模块
3.1 频率采集
芯片能在12.3 Mb/s至2.7 Gb/s的数据频率范围内从数据中采集频率。锁检测器电路比较VCO和输入数据的频率,当频率差超过1000 ppm时,启动频率采集周期,将VCO频率重置到其范围的底部,然后逐步调整,直到VCO频率与数据频率相差在250 ppm以内。
3.2 限幅放大器
限幅放大器具有差分输入(PIN/NIN),内部通过50 Ω电阻连接到片上电压参考(典型值 (VREF = 2.5 V))。输入通常采用外部交流耦合,也可直流耦合,只要输入共模电压保持在2.5 V以上。输入偏移经过工厂调整,典型灵敏度优于6 mV,且漂移极小。
3.3 切片调整
量化器的切片电平可通过向SLICEP/SLICEN输入施加高达±0.95 V的差分电压进行±100 mV的偏移调整,以减轻放大自发辐射(ASE)噪声或占空比失真的影响。若不需要调整切片电平,可将SLICEP/SLICEN连接到VEE。
3.4 LOS检测器
接收器前端的LOS检测器电路可检测输入信号电平是否低于用户可调节的阈值。阈值通过从引脚9(THRADJ)到VEE连接的单个外部电阻设置。当输入电平低于编程的LOS阈值时,LOS检测器的输出(引脚22)置为逻辑1。为防止LOS引脚出现抖动,LOS检测器设计了约6 dB的电气滞后。
3.5 锁检测器操作
锁检测器有三种操作模式:正常模式、REFCLK模式和静态LOL模式。在正常模式下,芯片无需参考时钟即可锁定12.3 Mb/s至2.7 Gb/s的任何数据速率;REFCLK模式使用参考时钟辅助锁定;静态LOL模式可指示是否发生过锁定丢失情况,即使芯片重新锁定,该指示也会保持,直到手动重置。
3.6 谐波检测器
ADN2812提供谐波检测器,可检测输入数据是否切换到VCO当前锁定数据速率的低次谐波。当检测到谐波时,LOL引脚置位,启动新的频率采集,芯片自动锁定到新的数据速率。
3.7 静噪模式
有两种静噪模式可供选择。默认模式下,当静噪输入(引脚27)置为TTL高电平时,时钟和数据输出都置为零状态;另一种模式下,根据不同的控制位设置,可分别对数据输出或时钟输出进行静噪。
4. 应用领域
4.1 通信网络
在SONET的OC - 1/OC - 3/OC - 12/OC - 48以及相关的前向纠错(FEC)速率应用中,ADN2812能够确保数据的准确传输和时钟的稳定恢复,提高通信网络的可靠性和性能。
4.2 光纤通道
在光纤通道、2×光纤通道等高速数据传输系统中,该芯片的高速处理能力和低抖动性能能够满足其对数据传输速率和质量的要求。
4.3 高清电视
在HDTV信号传输中,ADN2812可有效处理高速数据流,保证图像和声音的清晰传输。
4.4 测试设备
由于其高精度和稳定性,ADN2812也广泛应用于各种测试设备中,为测试数据的准确采集和分析提供支持。
5. PCB设计注意事项
5.1 电源和接地
建议使用一个低阻抗接地平面,将VEE引脚直接焊接到接地平面以减少串联电感。在3.3 V电源进入PCB的位置,使用10 µF电解电容进行滤波。同时,在IC电源VCC和VEE之间靠近ADN2812 VCC引脚处放置0.1 µF和1 nF的陶瓷芯片电容。
5.2 传输线
所有高频输入和输出信号都应使用50 Ω传输线,以最小化反射。PIN、NIN、CLKOUTP、CLKOUTN、DATAOUTP、DATAOUTN等信号的传输线应匹配长度,避免差分信号之间的偏斜。
5.3 芯片焊接
32 - 引脚LFCSP封装的引脚为矩形,印刷电路板焊盘应比封装引脚长0.1 mm、宽0.05 mm,确保引脚居中放置。芯片底部的暴露焊盘应通过填充过孔连接到VEE,防止回流焊时焊料泄漏。
5.4 交流耦合电容选择
选择输入(PIN、NIN)和输出(DATAOUTP、DATAOUTN)的交流耦合电容时,需考虑信号路径中两个50 Ω电阻形成的时间常数。根据允许的电压下降量选择合适的电容值,以减少模式相关抖动(PDJ)。
6. 总结
ADN2812以其高速数据处理能力、低抖动性能、灵活的调节功能和低功耗设计,成为高速数据传输领域的理想选择。在实际应用中,合理的PCB设计和参数设置能够充分发挥其性能优势,为各种电子设备的稳定运行提供保障。电子工程师在设计过程中,应根据具体应用需求,充分利用ADN2812的特点,优化系统设计,提高产品的竞争力。你在使用ADN2812的过程中遇到过哪些问题呢?欢迎在评论区分享交流。
-
高速数据传输
+关注
关注
0文章
304浏览量
7237 -
时钟和数据恢复
+关注
关注
0文章
21浏览量
2207 -
adn2812
+关注
关注
0文章
4浏览量
3010
发布评论请先 登录
深入解析ADN2850:双通道非易失性数字电阻器的卓越性能与应用
ADN2855:多速率突发模式时钟与数据恢复IC的技术剖析
解析ADN4670:可编程低电压1:10 LVDS时钟驱动器
探索ADN2817/ADN2818:高速时钟和数据恢复IC的卓越之选
探索ADN2816:高性能时钟和数据恢复IC的深度剖析
ADN2815:高性能时钟和数据恢复IC的深度解析
622 Mbps时钟和数据恢复IC——ADN2806的技术解析与应用指南
ADN2807:155/622 Mb/s时钟和数据恢复IC的技术剖析与应用指南
1.25 Gbps时钟和数据恢复IC ADN2805:特性、原理与应用全解析
解析ADN2804:622 Mbps时钟和数据恢复IC的卓越性能与应用指南
探索ADN8833:超紧凑型TEC驱动器的卓越性能与设计应用
超紧凑3A热电冷却器(TEC)控制器ADN8835:性能与应用解析
ADN8831热电冷却器(TEC)控制器:特性、应用与操作原理
深度剖析SM320F2812-HT数字信号处理器:特性、应用与设计要点
ADN4654/ADN4655/ADN4656 5kV RMS/3.75 kV RMS、双通道LVDS千兆位隔离器技术手册
ADN2812的产品特性与应用
评论