碳化硅 (SiC) MOSFET 桥式电路同步整流控制机制与互补发波策略研究报告

碳化硅 (SiC) MOSFET 桥式电路同步整流控制机制与互补发波策略研究报告

BASiC Semiconductor基本半导体一级代理商倾佳电子（Changer Tech）是一家专注于功率半导体和新能源汽车连接器的分销商。主要服务于中国工业电源、电力电子设备和新能源汽车产业链。倾佳电子聚焦于新能源、交通电动化和数字化转型三大方向，代理并力推BASiC基本半导体SiC碳化硅MOSFET单管，SiC碳化硅MOSFET功率模块，SiC模块驱动板等功率半导体器件以及新能源汽车连接器。

倾佳电子杨茜致力于推动国产SiC碳化硅模块在电力电子应用中全面取代进口IGBT模块，助力电力电子行业自主可控和产业升级！

倾佳电子杨茜咬住SiC碳化硅MOSFET功率器件三个必然，勇立功率半导体器件变革潮头：

倾佳电子杨茜咬住SiC碳化硅MOSFET模块全面取代IGBT模块和IPM模块的必然趋势！

倾佳电子杨茜咬住SiC碳化硅MOSFET单管全面取代IGBT单管和大于650V的高压硅MOSFET的必然趋势！

倾佳电子杨茜咬住650V SiC碳化硅MOSFET单管全面取代SJ超结MOSFET和高压GaN 器件的必然趋势！

1. 引言

随着电力电子技术向高频、高效、高功率密度方向的演进，宽禁带（WBG）半导体材料，特别是碳化硅（Silicon Carbide, SiC），已成为下一代功率转换系统的核心器件。在固态变压器SST、储能变流器PCS、Hybrid inverter混合逆变器、户储、工商业储能PCS、构网型储能PCS、集中式大储PCS、商用车电驱动、矿卡电驱动、风电变流器、数据中心HVDC、AIDC储能、服务器电源、重卡电驱动、大巴电驱动、中央空调变频器、光伏逆变器以及双向DC-DC转换器等应用中，桥式拓扑结构（Bridge Topologies）占据了主导地位。

在桥式电路的运行中，当主开关管关断时，负载中的感性电流必须通过续流路径保持连续。在传统的硅基（Si）IGBT系统中，这一续流过程主要依赖于反并联的快恢复二极管（FRD）。然而，对于SiC MOSFET而言，尽管其内部寄生有体二极管（Body Diode），但由于SiC材料的宽带隙特性，该体二极管的导通压降（VSD​）显著高于硅基二极管。如果仅依赖体二极管进行续流，将产生巨大的导通损耗，严重制约系统效率并增加散热负担。

为了解决这一问题，利用SiC MOSFET沟道反向导通特性的**同步整流（Synchronous Rectification, SR）**技术成为了标准设计规范。倾佳电子杨茜探讨SiC MOSFET桥式电路在续流阶段如何打开沟道以实现同步整流，并详细论证“上下管互补发波”（Complementary PWM）这一控制策略的核心地位、物理机制、硬件实现及优化挑战。

倾佳电子杨茜结合基本半导体（BASIC Semiconductor）的SiC MOSFET模块特性与基本半导体子公司青铜剑技术（Bronze Technologies）的驱动解决方案，提供一份详尽的工程技术分析。

2. 碳化硅 MOSFET 第三象限运行物理机制

要理解如何“打开沟道”，首先必须从半导体物理层面解析SiC MOSFET在第三象限（即源极电位高于漏极电位，电流从源极流向漏极）的运行特性。与IGBT不同，MOSFET沟道具有双向导通能力。

2.1 SiC 体二极管的固有特性与损耗挑战

SiC MOSFET结构中天然存在一个由P型体区（P-body）和N型漂移区（N-drift）构成的PN结，即体二极管。当MOSFET处于关断状态（VGS​

然而，SiC材料的禁带宽度（Eg​）约为3.26 eV，是硅（1.12 eV）的近三倍。PN结的内建电势（Built-in Potential, Vbi​）与材料的禁带宽度呈正相关。因此，SiC体二极管的开启电压（Knee Voltage）通常高达3.0V至4.0V，远高于硅基二极管的0.7V 。

以基本半导体发布的BMF540R12MZA3（1200V 540A SiC MOSFET模块）为例，其初步数据手册显示，在VGS​=−5V（完全关断）条件下，体二极管的源漏正向压降（VSD​）典型值在25°C时约为4.9V，在175°C时约为4.34V 。

损耗计算对比：

假设续流电流为300A：

体二极管续流损耗： Pdiode​≈300A×4.9V=1470W。

热管理困境： 如此巨大的瞬态功率损耗不仅会急剧升高结温（Tj​），甚至可能导致器件热失控。因此，在SiC应用中，仅仅依赖体二极管续流是不可接受的工程设计。

2.2 沟道反向导通原理

MOSFET的沟道是基于多数载流子（电子）的传导机制。当在栅极施加高于阈值电压（VGS(th)​）的正向电压时，栅氧化层下方会形成反型层（Inversion Layer），连通源极和漏极。物理上，这个导电通道对电流方向没有选择性。

在第三象限运行中（ID​<0），如果栅极施加了开启电压（例如VGS​=+18V），沟道即被“打开”。此时，电流存在两条并联路径：高压降的体二极管路径和低电阻的沟道路径。由于沟道的导通电阻（RDS(on)​）极低（BMF540R12MZA3的典型值为2.2 mΩ ），根据分流原理，绝大多数电流将流经沟道。

同步整流损耗计算：

同样在300A电流下，采用同步整流：

沟道压降： VSD(SR)​=300A×2.2mΩ=0.66V。

沟道损耗： Pchannel​≈300A×0.66V=198W。

效率提升： 相比体二极管续流，损耗降低了约86.5% 。

结论： “打开沟道”的物理本质是利用栅极电压控制器件进入反向导通状态，利用电阻性压降替代PN结压降。这一过程必须通过主动的控制策略来实现，即同步整流。

3. 桥式电路中的互补发波控制策略

互补PWM（Complementary PWM） 是实现桥式电路同步整流的标准控制逻辑。本节将详细拆解这一控制策略的逻辑生成与时序配合。

3.1 互补PWM的定义与逻辑

在半桥（Half-Bridge）拓扑中，包含上管（High-Side, QH​）和下管（Low-Side, QL​）。互补PWM指的是控制器的发波逻辑确保在任意时刻（忽略死区），上管和下管的状态是逻辑互斥的。

逻辑关系：

若 SignalHigh​=1（上管开），则 SignalLow​=0（下管关）。

若 SignalHigh​=0（上管关），则 SignalLow​=1（下管开）。

这种控制方式与传统的“二极管续流模式”形成鲜明对比。在传统模式中，当主开关管关断时，互补管的栅极通常保持低电平，仅依靠二极管被动续流。而在SiC同步整流中，互补管必须被主动驱动为高电平。

3.2 续流阶段的时序解析

为了清晰展示如何“打开沟道”，我们以一个电感性负载的降压（Buck）操作为例，分析一个完整的开关周期。假设电流方向流出桥臂中点（即正向电流）。

阶段一：主动驱动阶段（Active State）

状态： QH​ 导通，QL​ 关断。

电流路径： DC+ → QH​ 沟道 → 负载。

栅极电压： VGS(H)​=+18V, VGS(L)​=−5V。

阶段二：死区时间 1（Dead Time 1）—— 续流建立

动作： 控制器命令 QH​ 关断。

逻辑： 为了防止直通（Shoot-through），QL​ 不能立即导通。此时上下管栅极均为低电平。

物理过程： QH​ 沟道阻断。由于负载电感的续流特性，桥臂中点电压（Vsw​）迅速下降，直到被DC-钳位。此时，QL​ 的体二极管被迫正向导通。

关键点： 此阶段电流流经体二极管，产生高损耗（VSD​≈4.9V）。这一阶段必须尽可能短。

阶段三：同步整流阶段（Synchronous Rectification）—— 沟道打开

动作： 死区时间结束，QL​ 的互补PWM信号生效。

栅极电压： VGS(H)​=−5V, VGS(L)​→+18V。

物理过程： QL​ 的栅极电压上升超过阈值，反型层形成。由于沟道电阻压降（如0.66V）远低于二极管压降（4.9V），电流从体二极管转移（Commutate） 至沟道内部。

用户问题的答案： 正是在这一时刻，通过互补的PWM信号，驱动电路主动将处于续流状态的下管栅极拉高，打开了沟道，形成了同步整流。

阶段四：死区时间 2（Dead Time 2）—— 续流结束

动作： PWM周期结束，准备再次导通 QH​。首先必须关断 QL​。

物理过程： QL​ 栅极拉低，沟道关闭。电流被迫重新流回 QL​ 的体二极管。

关键点： 此时体二极管再次导通，伴随着反向恢复电荷的积累。

阶段五：主动驱动恢复

动作： 死区结束，QH​ 导通。

物理过程： QH​ 开通，强迫 QL​ 的体二极管截止并进行反向恢复（Reverse Recovery）。

3.3 互补发波的硬件实现方式

根据基本半导体子公司青铜剑技术（Bronze Technologies）的产品手册，现代栅极驱动器提供了硬件层面的互补控制支持：

半桥模式（Half-Bridge Mode）：

驱动器芯片（如2QD系列驱动核）接收单路PWM输入信号。

内部逻辑电路自动生成两路互补的驱动信号（HO和LO）。

死区生成（Dead Time Generation）： 驱动器硬件直接插入死区时间，确保互补信号不会重叠。这从硬件上保证了同步整流逻辑的安全性 。

直接模式（Direct Mode）：

驱动器接收两路独立的PWM输入（H_IN, L_IN）。

互补逻辑和死区时间完全由控制器（MCU/DSP）的PWM模块生成。这种方式灵活性更高，允许实施如“自适应死区”等高级策略。

4. 死区时间管理：同步整流的关键

在SiC MOSFET应用中，虽然互补发波是基础，但死区时间（Dead Time, tdead​） 的设置直接决定了同步整流的成败与效率。

4.1 “SiC死区惩罚”效应

在硅IGBT时代，死区时间通常设置在1µs至2µs，甚至更长。由于硅FRD的压降较低（~1.2V），死区带来的额外损耗占比有限。

然而，对于SiC MOSFET：

高压降惩罚： 体二极管压降极高（~4-5V）。

高频惩罚： SiC开关频率通常很高（几十kHz至几百kHz）。

损耗公式： Pdead​=2×fsw​×tdead​×VSD​×Iload​。

如果沿用IGBT的死区设置（如1µs），在50kHz频率下，死区占空比可能高达10%，且这期间的损耗是正常导通损耗的20倍以上。这将导致严重的效率下降和发热问题 。

4.2 死区时间的优化策略

为了最大化同步整流的效果，必须极度压缩体二极管的导通时间。

极短死区： SiC驱动系统通常追求100ns至300ns的死区时间。这要求驱动器具有极高的传输精度和极低的脉宽失真（Pulse Width Distortion）。基本半导体的BMF540R12MZA3模块采用低感封装（Low Inductance Design），正是为了支持这种极速开关而不产生过大的电压过冲 。

自适应死区（Adaptive Dead Time）： 既然固定死区难以兼顾所有工况，先进的控制方案会通过检测器件的VDS​电压来动态调整死区。

原理： 当检测到VDS​电压过零（或变为负值的二极管压降）时，立即触发栅极开通。这意味着沟道是在体二极管导通后的纳秒级时间内被打开的，几乎消除了二极管导通阶段 。

5. 驱动电路设计要求与挑战

要实现基于互补发波的SiC同步整流，栅极驱动电路（Gate Driver）必须具备特定的性能特征。青铜剑技术的驱动方案为此提供了典型的工程参考。

5.1 负压关断的必要性

在同步整流的互补开关过程中，会遇到严重的**米勒效应（Miller Effect）**挑战。

场景： 当下管处于同步整流导通状态，随后关断（进入死区2），紧接着上管快速开通。

风险： 上管开通瞬间，桥臂中点电压以极高的dv/dt（SiC可达50-100V/ns）上升。该电压通过下管的米勒电容（Cgd​）向栅极注入电流，可能导致下管栅极电压误抬升至阈值（VGS(th)​）以上，引发“直通”短路。

解决方案： 必须采用负压关断（如-4V或-5V）。基本半导体推荐的关断电压为**-5V** 。负压为栅极提供了更大的噪声容限，防止误导通。

5.2 有源米勒钳位（Active Miller Clamp, AMC）

仅靠负压电阻关断在SiC的高dv/dt下往往不够。青铜剑技术的驱动器（如2QP系列）集成了有源米勒钳位功能 。

机制： 在关断阶段，当检测到栅极电压低于某一阈值（如2V）时，驱动器内部的一个低阻抗MOSFET会直接将栅极短接到负电源轨（VEE​）。

作用： 这提供了一个极低阻抗的旁路，将米勒电流直接泄放，确保在互补管动作时，被关断管的栅极电压被死死“钳”在负电位，保障同步整流切换过程的安全性 。

5.3 驱动电压的匹配

同步整流的效果取决于沟道电阻RDS(on)​的大小，而RDS(on)​与栅极电压VGS​密切相关。

特性： SiC MOSFET的跨导特性使得其RDS(on)​在VGS​较低时（如10V）仍然较高。为了获得数据手册标称的低导通电阻（如2.2mΩ），必须施加推荐的驱动电压。

标准： 基本半导体模块推荐的导通电压为**+18V** 。驱动电源必须精确提供这一电压，过低会导致同步整流效率大打折扣，过高则威胁栅氧层可靠性。

6. 案例分析：基本半导体与子公司青铜剑技术的方案结合

为了更具体地说明这一过程，我们结合具体的商业产品进行系统级分析。

组件：

功率模块： 基本半导体 Pcore™2 ED3 系列 BMF540R12MZA3 (1200V, 540A, 半桥)。

驱动器： 青铜剑技术 2QP0225Txx 即插即用驱动器。

工作流程还原：

配置： 2QP0225Txx 驱动器配置为“半桥模式”。控制器输出一路频率为50kHz的PWM信号（占空比50%）。

死区生成： 驱动器内部ASIC根据预设电阻生成200ns的死区时间。

互补发波：

t0​: 输入PWM变低。驱动器立即拉低上管栅极至-4V（启动AMC功能）。

t0​→t0​+200ns: 死区时间。电感电流流经下管BMF540R12MZA3的体二极管。压降约4.9V。

t0​+200ns: 驱动器自动拉高下管栅极至+18V。

同步整流执行：

下管VGS​达到18V。沟道完全反型。

电流从体二极管转移至沟道。

压降从4.9V骤降至 540A×2.2mΩ≈1.19V。

热效益： 瞬时热功率从2646W降低至642W，降低了75% 。

退出过程：

tend​: 输入PWM变高。

驱动器先拉低下管栅极至-4V。

电流短暂切回体二极管。

经过200ns死区后，上管开通。

此案例清晰展示了互补发波和精密驱动控制是实现SiC高性能同步整流的必要条件。

7. 综合数据对比分析

下表总结了在SiC桥式电路中，不同控制策略对器件性能的影响对比。

参数指标	二极管被动续流 (Passive Rectification)	互补发波同步整流 (Synchronous Rectification)	备注
控制逻辑	主管PWM，续流管栅极恒为低电平	上下管互补PWM，带死区	互补波是SR的前提
导通器件	体二极管 (Body Diode)	MOSFET 沟道 (Channel)
导通压降 (Vdrop​)	∼3.0V−5.0V (固定 + 电阻性)	ID​×RDS(on)​ (线性，极低)	RDS(on)​=2.2mΩ
温度系数	负温度系数 (NTC) 或弱正	强正温度系数 (PTC)	SR便于并联均流
主要损耗来源	巨大的导通损耗 (VF​×I)	极小的电阻损耗 (I2R) + 门极驱动损耗	SR需额外驱动功率
死区时间敏感度	不敏感	极度敏感	需微秒级或纳秒级控制
风险	热失控，器件过热	桥臂直通 (Shoot-through)	需AMC保护

审核编辑 黄宇