SN65LV1023A-EP与SN65LV1224B-EP：10 - 66MHz LVDS 串行器/解串器的深度剖析

在高速数据传输领域，LVDS（低压差分信号）技术凭借其低功耗、高抗干扰能力等优势，成为了众多工程师的首选。今天，我们就来详细探讨一下德州仪器（TI）的SN65LV1023A - EP和SN65LV1224B - EP这两款10 - 66MHz的10位LVDS串行器/解串器芯片组。

文件下载：sn65lv1224b-ep.pdf

一、特性亮点

1. 稳定可靠的基线控制

这两款芯片采用了单一装配/测试站点和单一制造站点的设计，确保了产品的一致性和可靠性。同时，它们具备 - 55°C至125°C的扩展温度性能，能够在恶劣的环境条件下稳定工作。此外，还提供了增强的制造源减少（DMS）支持和产品变更通知，让工程师们在使用过程中更加放心。

2. 低功耗设计

在66MHz的工作频率下，芯片组的功耗典型值小于450mW，这对于需要长时间运行的设备来说，能够有效降低能源消耗，延长电池续航时间。

3. 快速同步与锁定功能

支持同步模式，能够实现更快的锁定。通过发送特定的同步模式，解串器可以在确定的时间内锁定到串行器的信号，确保数据的准确传输。同时，还配备了锁定指示器，方便工程师实时监控设备的工作状态。

4. 无需外部元件

PLL（锁相环）无需外部元件，简化了电路设计，减少了电路板的面积和成本。

5. 灵活的封装选择

提供28引脚的SSOP和节省空间的5×5mm QFN封装，满足不同应用场景的需求。

6. 可编程边缘触发

时钟具有可编程边缘触发功能，可根据实际应用灵活调整数据的采样时机。

7. 易于PCB布局

采用直通式引脚排列，方便进行PCB布局，减少了布线的复杂性。

二、功能描述

1. 工作状态

芯片组具有初始化模式、同步模式、数据传输模式、掉电模式和高阻抗模式五种工作状态。

初始化模式

在施加电源电压$V{CC}$后，芯片的输出进入高阻抗状态，片上上电电路禁用内部电路。当$V{CC}$达到2.45V时，每个设备的PLL开始锁定到本地时钟。串行器的本地时钟是外部提供的发送时钟（TCLK），解串器则需要在REFCLK引脚施加本地时钟。

同步模式

解串器的PLL必须与串行器同步才能接收有效数据。同步可以通过两种方式实现：

• 快速同步：串行器能够发送特定的同步模式，由六个1和六个0以输入时钟速率切换组成。通过SYNC1和SYNC2输入选择发送同步模式，接收到有效的SYNC1或SYNC2脉冲（宽于6个时钟周期）后，会发送1026个周期的同步模式。
• 随机锁定同步：解串器可以在不需要串行器发送特殊同步模式的情况下锁定到数据流，支持开环应用和热插拔功能。不过，由于数据流的特性，锁定时间会有所变化，无法准确预测。

数据传输模式

初始化和同步完成后，串行器从输入$D{INO}-D{IN 9}$接收并行数据，使用TCLK输入锁存数据。根据TCLK_R/F引脚选择的时钟边缘，对数据进行采样，并在内部添加起始位和停止位，将数据帧化后以12倍TCLK频率从串行数据输出（DO±）发送。

掉电模式

当不需要数据传输时，可以使用掉电模式降低功耗。串行器和解串器进入掉电状态后，PLL停止工作，输出进入高阻抗状态，将负载电流禁用，电源电流降低到毫安级。退出掉电模式后，需要重新初始化和同步设备。

高阻抗模式

当DEN引脚为低电平时，串行器进入高阻抗模式，驱动输出引脚（DO +和DO -）进入高阻抗状态；当REN引脚为低电平时，解串器进入高阻抗模式，接收器输出引脚$R{outo}-R{outg}$和RCLK进入高阻抗状态。

2. 同步模式生成（SN65LV1023A）

同步模式生成的工作方式如下：当SYNC1或SYNC2保持高电平至少6T（$T = 1$个参考时钟周期）后，会在串行线上生成10 - 26T的同步模式。在这10 - 26个周期的同步模式传输期间，不需要保持SYNC1或SYNC2为高电平。

同步模式生成有两种使用情况：

• 情况一：SYNC1或SYNC2保持高电平至少6T，但不超过10 - 26T时，同步模式生成器仅生成一次10 - 26T的同步模式，串行线上跟随同步模式的数据应反映并行输入。
• 情况二：SYNC1或SYNC2连续保持高电平至少1038T时，理论上应该能观察到连续的同步模式。但实际情况中，如果SYNC1或SYNC2保持高电平1039T，设备会连续生成2052T（$= 10 - 26T + 10 - 26T$）的同步模式。

三、电气特性与参数

1. 绝对最大额定值

了解芯片的绝对最大额定值对于确保设备的安全运行至关重要。例如，$V{CC}$到GND的电压范围为 - 0.3V至4V，LVTTL输入和输出电压范围为 - 0.3V至（$V{CC}+0.3V$），LVDS接收器和驱动器的输入输出电压范围为 - 0.3V至3.9V等。超过这些额定值可能会导致设备永久性损坏。

2. 推荐工作条件

在推荐的工作条件下使用芯片，可以保证其性能的稳定性和可靠性。例如，DVCC和AVCC的电压范围应在3V至3.6V之间，虽然内部将它们分开，但只要两者都在该范围内，$|DVCC - AVCC|$的差异不会影响芯片的正常工作。

3. 电气特性

包括LVCMOS/LVTTL直流规格、LVDS直流规格、串行器和解串器的电源电流等参数。这些参数为工程师在设计电路时提供了重要的参考依据，例如在选择电源和计算功耗时，需要考虑这些电气特性。

4. 时序要求与开关特性

串行器和解串器的时钟周期、高低时间、输入转换时间、抖动等时序要求，以及LVDS输出的转换时间、数据建立和保持时间等开关特性，对于确保数据的准确传输和设备的正常工作至关重要。工程师在设计时钟电路和数据传输路径时，需要根据这些特性进行合理的布局和布线。

四、应用信息

1. 差分走线与终端匹配

芯片的性能受到传输介质特性的影响。建议使用受控阻抗介质，并在传输线的接收端使用与介质特性阻抗匹配的终端电阻。采用平衡电缆（如双绞线或紧密排列的差分走线）可以减少共模噪声的影响，同时保持电缆或走线的长度匹配，有助于减少偏斜。

2. 拓扑结构

串行器可以采用多种拓扑结构进行工作，常见的有单端接点对点连接、多点连接和多串行器/解串器在同一差分总线上的多点配置。不同的拓扑结构具有不同的特点和应用场景，工程师需要根据实际需求进行选择。

五、总结

SN65LV1023A - EP和SN65LV1224B - EP这两款芯片组在高速数据传输领域具有出色的性能和丰富的功能。它们的低功耗、快速同步、灵活的工作模式以及易于布局等特点，使其成为了众多应用场景的理想选择。在实际设计过程中，工程师需要充分了解芯片的特性和参数，根据具体的应用需求进行合理的电路设计和布局，以确保设备的稳定性和可靠性。

各位工程师朋友们，在使用这两款芯片的过程中，你们遇到过哪些问题或者有什么独特的应用经验呢？欢迎在评论区分享交流！