SN65LV1023A/SN65LV1224B：10 - 66MHz 高速 LVDS 串行器/解串器的深度剖析

在高速数据传输领域，LVDS（低压差分信号）技术凭借其低功耗、高抗干扰性和高速率传输的优势，成为了众多应用的首选。TI（德州仪器）推出的 SN65LV1023A 串行器和 SN65LV1224B 解串器组成的芯片组，就是这一领域的佼佼者，能在 10 - 66MHz 时钟速度下实现高效的数据传输。

文件下载：sn65lv1023a.pdf

芯片特性亮点

高速数据传输

该芯片组支持 100 - 660Mbps 的串行 LVDS 数据有效负载带宽，在 10 - 66MHz 的系统时钟下，能满足大多数高速数据传输的需求。例如，当系统时钟为 66MHz 时，串行速率可达 792Mbps，而有效数据速率为 660Mbps。

低功耗设计

芯片组的功耗表现出色，在 66MHz 时典型功耗小于 450mW。这对于需要长时间运行且对功耗敏感的应用来说，无疑是一个重要的优势。

多种工作模式

芯片组具备初始化模式、同步模式、数据传输模式、掉电模式和高阻抗模式五种工作状态，能适应不同的应用场景和需求。

封装多样

提供 28 引脚的 SSOP 和节省空间的 5×5mm QFN 封装，适用于不同的 PCB 布局和设计要求。

宽温度范围

工业温度范围为 -40°C 至 85°C，能在较为恶劣的环境下稳定工作。

工作模式详解

初始化模式

在数据传输开始前，必须对串行器和解串器的 PLL（锁相环）进行初始化，使其与本地时钟同步。当 (V_{CC}) 达到 2.45V 时，每个设备的 PLL 开始锁定本地时钟。串行器的本地时钟是外部提供的发送时钟（TCLK），解串器则需要在 REFCLK 引脚施加本地时钟。

同步模式

解串器的 PLL 必须与串行器同步才能接收有效数据，同步方式有两种：

• 快速同步：串行器可发送特定的 SYNC 模式，解串器能在确定的时间内锁定串行器信号。通过串行器的 SYNC1 和 SYNC2 输入选择发送 SYNC 模式，接收到有效脉冲后，发送 1026 个周期的 SYNC 模式。
• 随机锁定同步：解串器无需串行器发送特殊的 SYNC 模式，即可锁定数据流。这种方式适用于开环应用和解串器热插拔的情况，但锁定时间因数据流特性而异。

数据传输模式

初始化和同步完成后，串行器从输入 (D{IN0}-D{IN9}) 接收并行数据，使用 TCLK 输入锁存数据，并在串行数据输出（DO±）以 12 倍 TCLK 频率发送序列化数据和附加的时钟位。解串器同步后，使用恢复的时钟恢复序列化数据。

掉电模式

当不需要数据传输时，可使用掉电模式降低功耗。串行器和解串器进入掉电状态后，PLL 停止工作，输出进入高阻抗状态。要退出掉电模式，需将 PWRDN 引脚置高。

高阻抗模式

当 DEN 引脚置低时，串行器进入高阻抗模式；当 REN 引脚置低时，解串器进入高阻抗模式。此时，相应的输出引脚进入高阻抗状态，而 LOCK 输出仍反映 PLL 的状态。

电气特性分析

输入输出电压

芯片组的 LVCMOS/LVTTL 输入输出电压规格明确，如高电平输入电压 (V{IH}) 为 2V 至 (V{CC})，低电平输入电压 (V_{IL}) 为 GND 至 0.8V 等。这些规格确保了芯片与其他电路的兼容性。

电流参数

包括输入电流 (I{IN})、输出短路电流 (I{OS})、高阻抗输出电流 (I_{OZ}) 等。这些参数对于评估芯片的功耗和稳定性至关重要。

串行器和解串器的 LVDS 特性

串行器的 LVDS 输出具有特定的差分电压 (V{OD})、偏移电压 (V{OS}) 等特性；解串器的 LVDS 输入具有差分阈值电压 (V{TH}) 和 (V{TL}) 等特性。这些特性保证了 LVDS 信号的质量和可靠性。

应用与布局建议

应用场景

该芯片组适用于无线基站、背板互连、DSLAM 等多种应用场景，能满足不同领域对高速数据传输的需求。

差分走线和端接

为了保证芯片组的性能，建议使用受控阻抗介质和端接电阻。差分走线应尽量靠近，以减少外部磁场干扰和保持恒定阻抗。同时，避免尖锐转弯和减少过孔数量。

拓扑结构

常见的拓扑结构包括单端接点对点连接、多点配置和多分支配置。不同的拓扑结构适用于不同的应用场景，需要根据具体需求进行选择。

总结

SN65LV1023A/SN65LV1224B 芯片组以其高速数据传输、低功耗、多种工作模式和良好的电气特性，成为了高速数据传输领域的优秀解决方案。在实际应用中，电子工程师需要根据具体需求合理选择工作模式、优化 PCB 布局和端接方式，以充分发挥芯片组的性能。你在使用这类芯片组时，遇到过哪些挑战呢？欢迎在评论区分享你的经验和见解。