德州仪器ADS805：高性能12位ADC的设计与应用指南

在当今的电子设计领域，模数转换器（ADC）扮演着至关重要的角色，它是模拟世界与数字世界之间的桥梁。德州仪器（TI）的ADS805作为一款高性能的12位、20MHz采样ADC，凭借其出色的性能和灵活的配置，在众多应用场景中得到广泛应用。今天，我们就来深入探讨一下ADS805的特性、应用以及设计要点。

文件下载：ads805.pdf

一、ADS805的核心特性

1. 高性能指标

ADS805具有高无杂散动态范围（SFDR）和高信噪比（SNR），在9.8MHz输入频率下，SFDR可达74dB，SNR可达68dB，这使得它能够在复杂的信号环境中准确地采集和转换信号。同时，它的低功耗设计（仅300mW）和低差分线性误差（DLE，最大±0.25LSB），也为系统的稳定性和精度提供了保障。

2. 灵活输入范围

ADS805支持内部参考和外部参考两种模式，输入范围可在2Vp-p至5Vp-p之间灵活设置，既可以采用单端输入，也可以使用差分输入。这种灵活性使得它能够适应不同的信号源和应用需求，例如在需要低输入参考噪声的成像应用中，可选择5Vp-p输入范围，以获得0.09LSBs rms的低噪声性能。

3. 超量程指示功能

ADS805还提供了超量程标志（OVR），当输入信号超过转换器的满量程范围时，该标志会被置高。这一功能不仅可以帮助我们及时发现信号异常，还能用于降低前端信号调理电路的增益，从而保护ADC和整个系统。

二、电气特性详解

1. 基本参数

ADS805的分辨率为12位，采样率最高可达20M Samples/s，数据延迟为6个时钟周期，这些参数使得它能够满足高速信号采集的需求。在模拟输入方面，标准单端输入范围为1.5V至3.5V，输入电容为270pF，模拟输入带宽为20MHz，能够处理较宽频率范围的信号。

2. 动态特性

在动态特性方面，ADS805表现出色。其差分线性误差在500kHz时最大为±0.75LSB，且无漏码现象；在9.8MHz输入频率下，SFDR为74dB，SNR为68dB，信号与（噪声+失真）比（SINAD）为66dB，这些指标都表明它具有良好的信号处理能力。

3. 数字输入输出

数字输入部分，转换命令采用CMOS兼容的上升沿触发；数字输出部分，逻辑编码为直补码，输出电压和使能时间等参数都有明确的规定，并且支持与高速TTL和CMOS逻辑家族兼容，方便与其他数字电路集成。

三、应用电路设计

1. 模拟输入驱动

ADS805的模拟输入可以采用单端或差分驱动方式。在单端配置中，常见的接口电路有AC耦合、DC耦合无电平转换和DC耦合有电平转换三种。

• AC耦合输入配置：通过将VREF引脚连接到SEL引脚，可将满量程输入范围定义为2Vp-p。使用低失真电压反馈放大器OPA642进行AC耦合，同时利用DC阻断电容和电阻对实现电平转换，为ADS805提供合适的偏置电压。这种配置可以使放大器在基于地的信号摆幅下工作，保持最佳的失真性能。
• DC耦合无电平转换：当模拟输入信号已经偏置在符合ADS805输入范围和参考电平的水平时，只需为输入提供足够低的源阻抗即可。建议选择宽带运算放大器，以确保在宽频率范围内输出阻抗保持较低。
• DC耦合有电平转换：在需要信号路径包含DC带宽的应用中，需要进行DC耦合和电平转换。例如，使用单电源电流反馈运算放大器OPA681将输入信号与所需的DC偏移相加，通过调整电阻值来设置DC偏置电平和校正偏移误差。

2. 单端转差分配置（变压器耦合）

差分输入配置可以显著提高SFDR性能，因为在差分模式下，信号摆幅可以减小到单端驱动所需摆幅的一半，同时还能降低偶次谐波。通过变压器耦合的方式，将单端信号转换为差分信号输入到ADS805，适用于IF信号数字化等应用场景，可减少系统成本和复杂度。

3. 参考操作

ADS805内部集成了带隙参考电路，可以提供+1V或+2.5V的参考输出，也可以通过外部电阻设置不同的参考电压。此外，还可以关闭内部参考，使用外部参考电压。在实际应用中，需要根据具体需求选择合适的参考模式，并注意为参考引脚提供良好的旁路电容，以减少时钟馈通。

四、设计注意事项

1. 时钟输入要求

时钟抖动对高速、高分辨率ADC的SNR性能至关重要。ADS805在CLK输入的上升沿采样输入信号，因此该边沿的抖动应尽可能小。在欠采样应用中，更要特别注意时钟抖动，将时钟输入视为模拟输入进行处理，确保时钟信号具有50%的占空比和快速的上升/下降时间（2ns或更短）。

2. 数字输出处理

ADS805的数字输出与高速TTL和CMOS逻辑家族兼容，通过调整VDRV引脚的电压可以改变数字输出电平。为了避免电容负载对性能的影响，建议将数据线上的电容负载保持在尽可能低的水平（≤15pF）。如果需要，可以使用外部缓冲器或锁存器来隔离数字噪声，并在数据线上串联适当的电阻（100Ω至200Ω），以维持ADS805的交流性能。

3. 接地和去耦

在高频设计中，正确的接地、去耦、短引线长度和使用接地平面非常重要。建议使用多层PCB板，将ADS805的模拟和数字接地引脚在IC处连接在一起，并仅连接到系统的模拟接地。同时，为所有电源引脚提供足够的旁路电容，以减少电源和参考线上的高频噪声。

五、总结

ADS805作为一款高性能的12位ADC，具有出色的性能指标、灵活的输入范围和丰富的功能特性。在实际应用中，我们需要根据具体需求合理选择输入范围、参考模式和接口电路，同时注意时钟输入、数字输出处理和接地去耦等设计要点，以充分发挥其性能优势。希望本文能够为电子工程师们在使用ADS805进行设计时提供有益的参考。你在使用ADS805的过程中遇到过哪些问题呢？欢迎在评论区分享交流。