0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Platform 中的多项工具已通过TSMC最新版5nm FinFET 和 7nm FinFET Plus 工艺的认证

电子工程师 来源:网络整理 作者:工程师d 2018-05-17 15:19 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

Mentor, a Siemens business 宣布,该公司 Calibre® nmPlatform 和 Analog FastSPICE (AFS™) Platform 中的多项工具已通过TSMC最新版5nm FinFET 和 7nm FinFET Plus 工艺的认证。Mentor 同时宣布,已更新了 Calibre nmPlatform 工具,可支持TSMC的晶圆堆叠封装 (WoW)技术。Mentor 的工具和 TSMC 的新工艺将协助双方共同客户更快地为高增长市场提供芯片创新。

TSMC 设计基础架构营销部资深总监 Suk Lee 表示:“Mentor 通过提供更多功能和解决方案来支持我们最先进的工艺,持续为TSMC 生态系统带来了更高的价值。通过为我们的新工艺提供不断创新的先进电子设计自动化 (EDA) 技术,Mentor 再次证明了对 TSMC 以及我们的共同客户的承诺。”

Mentor 增强工具功能,以支持 TSMC 5nm FinFET 和 7nm FinFET Plus 工艺

Mentor 与 TSMC 密切合作,针对 TSMC 的 5nm FinFET 和 7nm FinFET Plus 工艺,对 Mentor 的 Calibre nmPlatform 中的各种工具进行认证,其中包括 Calibre nmDRC™、Calibre nmLVS™、Calibre PERC™、Calibre YieldEnhancer 和 Calibre xACT™。这些 Calibre 解决方案现已新增测量与检查功能,包括但不限于支持与 TSMC 共同定义的极紫外 (EUV) 光刻技术要求。Mentor 的 Calibre nmPlatform 团队还与 TSMC 合作,通过增强多 CPU 运行的可扩展性,来改善物理验证运行时的性能,进而提高生产率。Mentor 的 AFS 平台,包括 AFS Mega 电路仿真器,现在也获得TSMC 的 5nm FinFET 和 7nm FinFET Plus 工艺的认证。

Mentor 增强工具功能,以支持 TSMC 的 WoW 晶圆堆叠技术

Mentor 在其 Calibre nmPlatform 工具中新增了几项增强功能,以支持 WoW 封装技术。增强功能包括适用于带背面硅通孔 (BTSV) 的裸片的 DRC 和 LVS Signoff、芯片到芯片的接口对齐与连通性检查以及芯片到封装堆叠的接口对齐与连通性检查。其他增强功能还包括背面布线层、硅通孔 (TSV) 中介层以及接口耦合的寄生参数提取。

Calibre Pattern Matching,可支持 TSMC 7nm SRAM 阵列检查实用工具

Mentor 与 TSMC 密切合作,将 Calibre Pattern Matching 与 TSMC 的 7nm SRAM 阵列检查实用工具进行整合。该流程有助于客户确保其构建的 SRAM 实现可满足工艺需要。借助这种自动化,客户即能成功流片。SRAM 阵列检查实用工具可供 TSMC 7nm工艺的客户使用。

Mentor, a Siemens business 副总裁兼Design to Silicon 部门总经理 Joe Sawicki 表示:“TSMC 持续不断地开发创新晶圆工艺,使我们的共同客户能够向市场推出许多世界上最先进的 IC,我们不仅为 Mentor 的平台能率先获得 TSMC 最新工艺的认证感到自豪,也为我们能与 TSMC 紧密合作,携手开发新技术以协助客户加速硅片生产的目标感到自豪。”

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53534

    浏览量

    459106
  • sram
    +关注

    关注

    6

    文章

    808

    浏览量

    117221
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    中国首颗全功能空间计算芯片发布 极智G-X100 5nm工艺

    ,极智G-X100采用5nm工艺,chiplet架构。彩色透视端到端延迟仅为9毫秒,创下全球最低延迟纪录。
    的头像 发表于 11-29 10:59 1771次阅读
    中国首颗全功能空间计算芯片发布 极智G-X100 <b class='flag-5'>5nm</b><b class='flag-5'>工艺</b>

    国产芯片真的 “稳” 了?这家企业的 14nm 制程,已经悄悄渗透到这些行业…

    最近扒了扒国产芯片的进展,发现芯国际(官网链接:https://www.smics.com)的 14nm FinFET 制程已经不是 “实验室技术” 了 —— 从消费电子的端处理器
    发表于 11-25 21:03

    “汽车智能化” 和 “家电高端化”

    ,对算力和稳定性要求极高。而车规芯片要通过 - 40℃~125℃的极端环境测试,7nm 工艺的低功耗、高可靠性刚好匹配需求。目前我国汽车芯片对外依赖度超 90%,高端计算芯片国产化率不足 20%,
    发表于 10-28 20:46

    AMD 7nm Versal系列器件NoC的使用及注意事项

    AMD 7nm Versal系列器件引入了可编程片上网络(NoC, Network on Chip),这是一个硬化的、高带宽、低延迟互连结构,旨在实现可编程逻辑(PL)、处理系统(PS)、AI引擎(AIE)、DDR控制器(DDRMC)、CPM(PCIe/CXL)等模块之间的高效数据交换。
    的头像 发表于 09-19 15:15 2153次阅读
    AMD <b class='flag-5'>7nm</b> Versal系列器件NoC的使用及注意事项

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    %。至少将GAA纳米片提升几个工艺节点。 2、晶背供电技术 3、EUV光刻机与其他竞争技术 光刻技术是制造3nm5nm工艺节点的高端半导体芯片的关键技术。是将设计好的芯片版图图形转
    发表于 09-15 14:50

    【「AI芯片:科技探索与AGI愿景」阅读体验】+工艺创新将继续维持着摩尔神话

    个先例,其变化形式如图6所示。 晶背供电技术已被证明,它可以很好地解决5nm以下芯片的电源完整性问题,同样也证明 它是优化特定版图设计任务的用力工具。 图6 功能性晶 随着工艺创新的层出不穷,相信摩尔神话还能持续,AI芯片也将为
    发表于 09-06 10:37

    龙图光罩90nm掩模版量产,启动28nm制程掩模版的规划

    研发到量产的跨越,65nm产品开始送样验证。   掩模版也称光罩,是集成电路制造过程的图形转移工具或者母板,载着图形信息和工艺技术信息,
    的头像 发表于 07-30 09:19 9402次阅读
    龙图光罩90<b class='flag-5'>nm</b>掩模版量产,<b class='flag-5'>已</b>启动28<b class='flag-5'>nm</b>制程掩模版的规划

    体硅FinFET和SOI FinFET的差异

    在半导体制造领域,晶体管结构的选择如同建筑的地基设计,直接决定了芯片的性能上限与能效边界。当制程节点推进到22nm以下时,传统平面晶体管已无法满足需求,鳍式场效应晶体管(FinFET) 以其
    的头像 发表于 06-25 16:49 1671次阅读
    体硅<b class='flag-5'>FinFET</b>和SOI <b class='flag-5'>FinFET</b>的差异

    FinFET与GAA结构的差异及其影响

    本文介绍了当半导体技术从FinFET转向GAA(Gate-All-Around)时工艺面临的影响。
    的头像 发表于 05-21 10:51 3005次阅读
    <b class='flag-5'>FinFET</b>与GAA结构的差异及其影响

    Cadence UCIe IP在Samsung Foundry的5nm汽车工艺上实现流片成功

    我们很高兴能在此宣布,Cadence 基于 UCIe 标准封装 IP 已在 Samsung Foundry 的 5nm 汽车工艺上实现首次流片成功。这一里程碑彰显了我们持续提供高性能车规级 IP 解决方案‌的承诺,可满足新一代汽车电子和高性能计算应用的严格要求。
    的头像 发表于 04-16 10:17 745次阅读
    Cadence UCIe IP在Samsung Foundry的<b class='flag-5'>5nm</b>汽车<b class='flag-5'>工艺</b>上实现流片成功

    FinFET技术在晶圆制造的优势

    本文通过介绍传统平面晶体管的局限性,从而引入FinFET技术的原理、工艺和优势。
    的头像 发表于 04-14 17:23 1257次阅读
    <b class='flag-5'>FinFET</b>技术在晶圆制造<b class='flag-5'>中</b>的优势

    FinFET制造工艺的具体步骤

    本文介绍了FinFET(鳍式场效应晶体管)制造过程后栅极高介电常数金属栅极工艺的具体步骤。
    的头像 发表于 01-20 11:02 4889次阅读
    <b class='flag-5'>FinFET</b>制造<b class='flag-5'>工艺</b>的具体步骤

    FinFet Process Flow-源漏极是怎样形成的

    本文介绍了FinFet Process Flow-源漏极是怎样形成的。 在FinFET制造工艺,当完成伪栅极结构后,接下来的关键步骤是形成源漏极(Source/Drain)。这一阶段
    的头像 发表于 01-17 11:00 2508次阅读
    <b class='flag-5'>FinFet</b> Process Flow-源漏极是怎样形成的

    FinFet Process Flow—哑栅极的形成

    FinFET的栅极宽度,这对于控制电流流动至关重要。在22nm及以下技术节点中,由于鳍片尺寸非常小,通常通过SADP(Self-Aligned Double Patterning)或SAQP
    的头像 发表于 01-14 13:55 2174次阅读
    <b class='flag-5'>FinFet</b> Process Flow—哑栅极的形成

    消息称台积电3nm5nm和CoWoS工艺涨价,即日起效!

    )计划从2025年1月起对3nm5nm先进制程和CoWoS封装工艺进行价格调整。 先进制程2025年喊涨,最高涨幅20% 其中,对3nm5nm
    的头像 发表于 01-03 10:35 1023次阅读