ADI解读SerDes调试的核心原理

SerDes技术以低引脚数实现千兆比特速率级的数据传输，彻底改变了高速数据传输方式，已成为现代通信的支柱技术。GMSL是ADI公司的SerDes实现方案，用于传输视频、控制和数据信号。

如今，我们不再只是简单地利用离散时钟和数据信号传输TTL电平信号，而是借助先进的通信技术，精心设计千兆比特SerDes链路，实现无错误、低延迟的长距离低压逻辑电平传输。

时钟和数据恢复

高速SerDes最引人入胜的特性之一是能够从比特流中恢复时钟。因而无需随数据一起发送离散时钟信号。

通过随机切换通用输入输出(GPIO)引脚这个简单的实验，可以说明这一原理。上方的图像显示的是由1和0组成的随机比特流，但开启持久显示并运行一段时间后，会呈现出一个非常清晰的周期性信号。这个周期性信号让我们能够直观地看到GPIO切换的频率，如下方的图像所示。有了这个时钟信息，我们就可以从比特流中提取数据。

图1：（上）随机生成的比特流，（下）持久显示的图像揭示了嵌入数据速率

显然，SerDes内部的实际机制要复杂得多，它利用锁相环(PLL)从比特流中合成时钟，但这个实验表明了边沿跃变对于清晰提取时钟信息的重要性。

编码

线路编码设计进一步凸显了时钟跃变的重要性。一种流行的线路编码方案是8b/10b（8-bit/10-bit的缩写），它将8位数据映射为10位编码。GMSL2和GMSL3使用9b/10b编码，工作原理相同，但开销更低。

编码采用“运行差异”方法来监控链路上1和0符号的数量，从而帮助确保存在足够的边沿跃变，并在传输线上保持中性的直流平衡。高速传输时，这些1和0符号会对传输线进行充电和放电，导致比特流漂移。

此外，通过了解当前的运行差异，SerDes可以输出编码符号以维持中性直流平衡。该方法还提供了一种错误检测机制，能够检测接收到的编码符号是否违反此规则。对于GMSL而言，这种错误会被视为解码错误。

最后，编码允许发送特殊的控制字符，使接收方能够确定比特流中字边界的起始位置，并与数据有效载荷的起始位置对齐。

图2：IBM的US4486739A专利展示了如何将8位字(ABCDEFGH)转换为10位编码(abcdefghj)

加扰

与编码类似，加扰是一种打乱数据使其看似随机的方法，但加扰程序是已知的，解串器可以执行解扰操作，将数据恢复。

加扰进一步打破了长串的1和0序列。它没有像线路编码那样提供所需的机制，特别是字对齐功能。在正确掌握数据编码方式的基础上，便可设计出稳健的加扰器，使其与编码流协同工作，从而改善链路的直流平衡。

图3：加扰器使用已知的随机模式将比特流移入移出

均衡

均衡是SerDes技术中最令人着迷的方面之一，也是GMSL做得非常出色的功能。具体来说，GMSL具有自适应均衡(AEQ)功能，它在有活动流量的情况下会持续运行，并能适应通道不断变化的特性。

一旦生成的理想串行比特流离开IC的安全环境，它就会受到传输通道（由PCB走线、连接器和线缆组成）固有非理想条件的影响。在发射器和接收器上采用一些创造性的均衡技术，可以抵消所有这些影响。对于GMSL2和GMSL3，均衡器架构使GMSL链路能够稳健应对噪声、串扰和反射。

大部分“魔法”发生在接收器端，它利用一种称为“决策反馈均衡”的方法。GMSL接收器可以利用比特流的特性，了解先到的比特，并调整系数以帮助消除符号间干扰(ISI)。未来还会介绍所用的其他技术。

探究这些技术需要非常高端的设备，但幸运的是有一款名为PyBERT的优秀工具。它基于Python，能够模拟SerDes通道，并展示精心设计的均衡方案带来的影响和优势。

图4：（右上）模拟通道上的噪声，（右下）模拟均衡技术对受噪声影响信号的显著恢复效果