重磅研究：7nm FinFET 性能优化的隐藏密码 —— 栅极与鳍片间距调控

随着半导体工艺持续向先进节点演进，图形化工艺偏差引发的细微效应已成为器件性能优化的核心考量要素。普迪飞（PDF Solutions）与意大利布雷西亚大学的研究团队近期在《IEEE 电子器件汇刊》发表的研究成果表明：栅极与鳍片间距的微幅变异，可通过机械应力调制效应显著改变晶体管性能 —— 在 7nm FinFET 工艺节点中，驱动电流的变异幅度最高可达 13%。

核心挑战：图形化变异性与应力工程的耦合效应

FinFET 器件的性能提升高度依赖机械应力调控技术：

PMOS晶体管通过硅锗（SiGe）源漏外延区引入压应力，以提升空穴迁移率；

NMOS晶体管则借助整体工艺流程与器件架构赋予的张应力分量实现性能优化。

然而，栅极自对准双重图形化（SADP）与鳍片自对准四重图形化（SAQP）等先进图形化技术，虽能实现关键尺寸的精准控制，却不可避免地导致器件特征结构间距产生随机变异。

此类间距变异直接影响源漏外延区的生长体积与形貌特征，进而通过沟道应力调制作用，改变载流子迁移率与驱动电流特性，最终影响器件电学性能。

关键研究发现：栅极节距的调控效应

研究团队设计了专用测试结构，通过系统调控栅极节距（±7%）与鳍片节距（±10%），实现了对上述效应的分离与量化分析。

1、PMOS 器件对栅极间距变异的响应特性

驱动电流在测试区间内呈现线性变异，波动范围为-11% 至 +7%；

栅极间距增大可提升SiGe 应力源的有效体积，强化纵向压应力场；

核心物理机制为应力增强型沟道空穴迁移率提升效应。

2、NMOS 器件的非线性响应特征

性能变异幅度为-13%至 +5%，呈现典型亚线性特性；

主导影响因素为钨接触填充工艺，而非外延生长过程；

垂直方向与纵向应力分量存在相互抵消效应，导致整体响应复杂化。

值得关注的是，研究团队通过严谨的 Y 函数去嵌入分析技术证实：尽管寄生电阻随间距变异显著变化（PMOS 器件最高增幅达 30%），但器件性能变异的主导因素为本征沟道迁移率调制，而非寄生效应贡献。

3、鳍片节距的影响：幅度有限但具工程意义

鳍片节距变异对器件性能的影响相对温和，但仍具备可测量的工程意义：

NMOS器件：鳍片节距±7%变异对应驱动电流±2%的波动；

PMOS器件：相同节距变异范围下，电流波动幅度为±1%。

考虑到 PMOS 器件采用 SiGe 应力源，其受鳍片节距变异影响较小的现象略显反直觉。其物理本质在于应力分量的竞争机制：鳍片间距增大时，垂直方向应力的正向提升效应与纵向应力的衰减效应相互抵消，导致整体性能变异幅度降低。

4、节距偏移难题的物理机制

SAQP 图形化工艺本身存在一项关键技术挑战：芯轴关键尺寸（CD）变异会引发 “节距偏移（pitch walking）” 现象—— 相邻鳍片间距发生差异化变异，而总四节距宽度保持恒定。该效应导致 4 鳍片器件的性能响应与其在鳍片阵列中的对齐方式强相关，形成三种差异化的灵敏度模式，需在器件设计阶段予以系统性考量。

5、TCAD 验证与物理机制解析

本研究的核心优势在于将硅片实测数据与基于新思科技（Synopsys）Sentaurus 平台的三维 TCAD 仿真进行深度融合，仿真体系涵盖：

外延生长过程的晶格动力学蒙特卡洛建模；

考虑晶格失配效应的热机械应力计算；

钨接触沉积工艺引发的热膨胀效应模拟；

应力依赖型载流子迁移率建模。

仿真结果与实测数据的高度吻合，验证了物理机制解析的准确性，并为器件设计优化提供了具备预测能力的分析框架。

6、对设计与制造流程的工程启示

该研究成果具有多重工程应用价值：

1

节距精准控制的必要性

栅极间距变异引发的 13%性能波动，对产品性能达标构成显著影响，因此需建立严格的工艺控制体系；

2

布局依赖效应的建模需求

标准单元库与 EDA 设计工具需纳入应力相关的布局依赖性模型；

3

器件布局位置的敏感性

4 鳍片器件相对于 SAQP 芯轴的对齐方式，会产生布局相关的灵敏度差异，进而影响器件匹配性与性能一致性；

4

器件类型的差异化灵敏度

PMOS 器件对栅极节距更敏感，NMOS 器件则受鳍片节距影响更显著 —— 设计人员可基于此特性进行针对性优化。

技术展望：环绕栅极（GAA）器件的延伸思考

尽管本研究聚焦于体硅 FinFET 器件，作者指出其研究方法可拓展至下一代环绕栅极（GAA）纳米片晶体管，但需进行大规模模型重校准。GAA 器件采用释放型纳米片结构（而非连续鳍片），导致应力耦合机制更复杂，应力传播路径发生本质变化，需开展针对性研究。

结论

本项系统性研究证实，机械应力调制仍是先进 CMOS 工艺中关键且易被忽视的性能影响因素。随着半导体行业持续推进工艺节点微缩，理解并控制布局诱导型应力效应，已成为实现性能目标与降低器件变异性的核心技术路径。

对工艺工程师而言，核心启示明确：栅极间距控制应与关键尺寸控制保持同等优先级。

对设计人员而言，布局优化的重要性达到前所未有的高度，在先进工艺节点中，应力感知型设计已成为必备技术方案。

* 完整研究论文《栅极与鳍片间距变异对应力调制及 FinFET 晶体管性能的影响》（Impact of the Gate and Fin Space Variation on Stress Modulation and FinFET Transistor Performance）由Angelo Rossoni、Tomasz Brozek 与 Zsolt M. Kovacs-Vajna联合撰写，发表于《IEEE 电子器件汇刊》（IEEE Transactions on Electron Devices）。