0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

先进封装技术:3.5D封装、AMD、AI训练降本

深圳市赛姆烯金科技有限公司 来源:深圳市赛姆烯金科技有限 2025-02-14 16:42 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

随着深度神经网络(DNN)和机器学习(ML)模型参数数量的指数级增长,AI训练和推理应用对计算资源(如CPUGPU和内存)的需求不断增加。

bf4bd5c2-ea76-11ef-9310-92fbcf53809c.png

摩尔定律的放缓使得传统单片系统芯片(SoC)的性能提升受限,而芯片级架构通过将SoC分解为多个小芯片(chiplets),利用先进封装技术实现高性能和低成本。

芯片级架构通过将传统单片系统芯片(SoC)分解为多个小芯片(chiplets),利用先进封装技术实现高性能和低成本。

bf5966ba-ea76-11ef-9310-92fbcf53809c.png

3.5D封装结合了2.5D和3D封装技术的优点,通过硅中介层将多个3D堆叠芯片(如CPU、GPU、HBM等)连接在一起。

3.5D封装技术最简单的理解就是3D+2.5D,通过垂直堆叠芯片并使用铜-铜混合键合技术,实现了更高的性能和密度,创造了一种新的架构。能够缩短信号传输的距离,大幅提升处理速度,这对于人工智能和大数据应用尤为重要。

bf6f5308-ea76-11ef-9310-92fbcf53809c.png

2.5D封装:多个芯片并排放置,通过硅中介层或高密度桥接实现芯片间互连。

3D封装:多个芯片垂直堆叠,通过铜-铜混合键合或微凸点(μbump)实现互连。

3.5D创新:将3D堆叠芯片与2.5D硅中介层结合,实现更高密度的互连。

bf89f5b4-ea76-11ef-9310-92fbcf53809c.png

bfaddec0-ea76-11ef-9310-92fbcf53809c.png

混合键合(Hybrid Bonding)技术成为关键使能者,其特点包括:

微缩互连间距:将传统40μm凸点间距缩小至1μm级

三维互连密度:单位面积互连通道提升10倍以上

结构稳定性:铜-铜直接键合实现机械电气双重连接

热管理优化:减少界面材料层,提升散热效率

3.5D封装技术的关键优势在于:

高带宽与低功耗:3D混合键合技术提供了比传统μbump互连更高的互连密度和更低的功耗。

系统级效率:通过紧密集成不同功能的芯片,减少了数据传输的延迟和功耗。

模块化设计:允许灵活配置不同的芯片组合,如MI300A(CPU+GPU)和MI300X(纯GPU)。

AMD的3.5D封装技术与AI加速器性能提升

bfbe5750-ea76-11ef-9310-92fbcf53809c.png

AMD的3.5D技术通过结合2.5D和3D封装技术的优势,实现了高性能计算(HPC)和人工智能(AI)加速器的异构集成。具体来说,AMD的3.5D技术利用了以下三种关键技术来实现异构集成:

1.直接铜-铜混合键合(Cu-Cu Hybrid Bonding)

铜-铜混合键合技术是实现3D堆叠芯片之间高密度、低功耗互连的关键。AMD在MI300X Instinct加速器中使用了铜-铜混合键合技术,将多个CPU或GPU芯片垂直堆叠在一起。这种技术的主要优势包括:

高互连密度:相比传统的微凸点(μbump)技术,铜-铜混合键合可以实现更高的互连密度,从而显著提高芯片之间的数据传输速率。

低功耗:铜-铜混合键合技术能够降低互连的功耗,提高系统的能效。

低延迟:由于互连距离的缩短,数据传输延迟也相应降低。

bfe4c5d4-ea76-11ef-9310-92fbcf53809c.png

2.2.5D集成在大型硅中介层上

AMD开发了一种大型硅中介层(Silicon Interposer),用于连接多个3D堆叠芯片和其他组件。硅中介层的主要作用包括:

高带宽互连:通过硅中介层,可以实现多个芯片之间的高速互连。例如,AMD的MI300X加速器使用了2.5D硅中介层来连接3D堆叠的CPU/GPU芯片、高带宽存储器(HBM)和无源元件。

模块化设计:硅中介层允许将不同的功能模块(如CPU、GPU、HBM等)集成到一个封装中,从而实现灵活的系统设计。例如,MI300A和MI300X是两种不同的产品配置,分别针对高性能计算(HPC)和人工智能(AI)应用进行了优化。

扩展性:大型硅中介层可以容纳更多的芯片和组件,从而支持更复杂的系统集成。AMD的MI300X加速器使用了约3000mm²的硅中介层,是光刻掩模面积的3.6倍。

bffe3ff0-ea76-11ef-9310-92fbcf53809c.png

3.基于金属热界面材料(TIM)的冷却解决方案

为了确保高性能计算和人工智能应用中的散热需求,AMD采用了金属热界面材料(TIM)来提高散热效率。这种冷却解决方案的主要特点包括:

高效散热:金属TIM材料具有较高的热导率,能够有效传导热量,确保芯片在高负载下的稳定运行。

可靠性:金属TIM材料在高温和长时间运行中表现出良好的可靠性,能够满足高性能计算和人工智能应用的需求。

c021ee3c-ea76-11ef-9310-92fbcf53809c.png

c02e66b2-ea76-11ef-9310-92fbcf53809c.png

AMD的3.5D技术为高性能计算和人工智能应用提供了一种高效、灵活且可靠的解决方案,显著提升了系统的性能和能效。

高性能:通过高密度的铜-铜混合键合和2.5D硅中介层,实现了CPU、GPU和HBM之间的高速互连,显著提高了系统的性能。

高能效:铜-铜混合键合技术降低了互连功耗,提高了系统的能效。

灵活性:模块化设计允许根据不同的应用需求进行定制,如MI300A和MI300X分别针对HPC和AI应用进行了优化。

扩展性:大型硅中介层可以容纳更多的芯片和组件,支持更复杂的系统集成。

c053738a-ea76-11ef-9310-92fbcf53809c.png

AMD的3.5D技术在AI加速器性能提升方面表现显著,主要体现在以下几个关键方面:

1.计算性能提升

更高的互连密度:通过铜-铜混合键合技术,3.5D技术实现了比传统微凸点(μbump)技术更高的互连密度。这使得CPU、GPU和内存之间的数据传输速率大幅提高,从而显著提升了计算性能。

多芯片集成:3.5D技术允许将多个CPU或GPU芯片垂直堆叠在一起,形成3D堆叠结构。这种结构不仅提高了计算密度,还通过缩短互连距离降低了延迟。例如,AMD的MI300X加速器通过3D堆叠技术集成了多个GPU芯片,显著提升了并行计算能力。

2.内存带宽提升

高带宽存储器(HBM)集成:3.5D技术通过2.5D硅中介层将高带宽存储器(HBM)与CPU/GPU紧密集成在一起。HBM提供了极高的内存带宽,这对于AI训练和推理任务中的大规模并行数据操作至关重要。例如,MI300X加速器支持高达5324.8 GB/s的HBM3峰值内存带宽,相比上一代产品(如MI250X)提升了约62%。

统一内存架构:在MI300A加速器中,CPU和GPU共享统一的HBM内存空间,消除了传统APU中CPU和GPU使用不同内存类型导致的数据传输延迟和冗余内存拷贝问题。这种统一内存架构简化了HPC编程,提高了数据传输效率。

3.能效提升

低功耗互连:铜-铜混合键合技术不仅提高了互连密度,还显著降低了互连功耗。相比传统的μbump技术,铜-铜混合键合技术可以实现更高的能效比。

模块化设计:3.5D技术的模块化设计允许根据不同的应用需求进行灵活配置,从而在性能和功耗之间实现更好的平衡。例如,MI300A和MI300X分别针对HPC和AI应用进行了优化,以满足不同的性能和功耗需求。

4.系统级性能提升

紧密集成:3.5D技术通过将多个功能模块(如CPU、GPU、HBM等)紧密集成在一个封装内,减少了芯片之间的通信延迟,提高了系统的整体性能。

更高的计算密度:通过3D堆叠和2.5D硅中介层的结合,3.5D技术在相同的封装尺寸内集成了更多的计算资源,从而提高了计算密度和性能。

c06f1306-ea76-11ef-9310-92fbcf53809c.png

c097b5a4-ea76-11ef-9310-92fbcf53809c.png

AI加速器性能提升具体数据:

矩阵FMA FP16 KOPS/CLK:MI300X加速器相比上一代MI250X加速器,矩阵FMA FP16 KOPS/CLK性能提升了2.5倍。

HBM容量和带宽:MI300X加速器的HBM容量和峰值带宽相比MI250X提升了1.5倍。

系统级性能:MI300X加速器在AI训练和推理任务中的整体性能显著提升,特别是在处理大规模并行数据操作时表现尤为突出。

AMD的3.5D技术通过高密度互连、多芯片集成、高带宽内存和模块化设计,显著提升了AI加速器的性能。具体来说,3.5D技术在计算性能、内存带宽和能效方面都取得了显著的提升,使得AI加速器能够更高效地处理复杂的AI训练和推理任务。这种技术不仅提高了系统的整体性能,还为未来的高性能计算和人工智能应用提供了强大的支持。

3.5D封装与AI训练降本

3.5D技术通过多种方式降低了AI训练的成本,主要体现在硬件设计、制造成本、功耗和运营成本等方面。

1.硬件设计与制造成本

模块化设计:3.5D技术采用模块化设计,允许将不同的功能模块(如CPU、GPU、HBM等)集成到一个封装中。这种设计不仅提高了系统的灵活性,还降低了开发和制造成本。例如,AMD的MI300A和MI300X加速器分别针对HPC和AI应用进行了优化,通过模块化设计,可以在不同的产品中复用相同的芯片模块,减少了开发成本。

小芯片(Chiplet)架构:3.5D技术通过将传统的单片系统芯片(SoC)分解为多个小芯片(Chiplet),并利用先进封装技术将它们重新连接在一起。这种架构不仅提高了性能,还降低了制造成本。小芯片可以在不同的工艺节点上制造,从而优化性能和成本。例如,某些高性能计算模块可以采用先进的工艺节点,而其他模块可以采用更成熟的工艺节点,从而在性能和成本之间实现更好的平衡。

大规模集成:通过3D堆叠和2.5D硅中介层的结合,3.5D技术在相同的封装尺寸内集成了更多的计算资源。这种大规模集成不仅提高了性能,还降低了单位计算能力的成本。例如,MI300X加速器通过3D堆叠技术集成了多个GPU芯片,显著提升了并行计算能力,同时降低了单位计算能力的制造成本。

2.功耗与运营成本

低功耗互连:3.5D技术通过铜-铜混合键合技术实现了高密度、低功耗的互连。相比传统的微凸点(μbump)技术,铜-铜混合键合技术可以显著降低互连功耗。这对于长时间运行的AI训练任务尤为重要,因为低功耗意味着更低的运营成本和更高的系统稳定性。

高能效:3.5D技术通过紧密集成和低延迟互连,提高了系统的整体能效。例如,MI300X加速器在AI训练任务中的能效比显著高于上一代产品。高能效不仅降低了功耗,还减少了散热需求,进一步降低了运营成本。

统一内存架构:在MI300A加速器中,CPU和GPU共享统一的HBM内存空间,消除了传统APU中CPU和GPU使用不同内存类型导致的数据传输延迟和冗余内存拷贝问题。这种统一内存架构不仅提高了数据传输效率,还减少了内存需求,从而降低了硬件成本。

3.系统级优化

紧密集成:3.5D技术通过将多个功能模块(如CPU、GPU、HBM等)紧密集成在一个封装内,减少了芯片之间的通信延迟,提高了系统的整体性能。这种紧密集成不仅提高了性能,还减少了系统复杂性和维护成本。

高性能与高密度:通过3D堆叠和2.5D硅中介层的结合,3.5D技术在相同的封装尺寸内集成了更多的计算资源,从而提高了计算密度和性能。这种高性能和高密度的集成不仅提高了系统的整体性能,还减少了数据中心的物理空间需求,降低了数据中心的建设和运营成本。

快速上市时间:3.5D技术的模块化设计和小芯片架构允许快速开发和部署新的产品,从而缩短了产品上市时间。快速上市时间不仅提高了市场竞争力,还降低了开发和运营成本。

3.5D技术通过模块化设计、小芯片架构、低功耗互连、高能效设计和系统级优化,显著降低了AI训练的成本。具体来说,3.5D技术在硬件设计、制造成本、功耗和运营成本方面都取得了显著的提升,使得AI加速器能够更高效地处理复杂的AI训练任务。这种技术不仅提高了系统的整体性能,还为未来的高性能计算和人工智能应用提供了强大的支持。

采用3.5D封装架构创新不仅延续了摩尔定律的经济效益,更开创了"超越摩尔"的新技术路径,为下一代计算平台提供核心支撑。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • soc
    soc
    +关注

    关注

    40

    文章

    4626

    浏览量

    230212
  • 先进封装
    +关注

    关注

    2

    文章

    563

    浏览量

    1062

原文标题:先进封装技术(Semiconductor Advanced Packaging) - 20 3.5D封装、AMD、AI训练降本

文章出处:【微信号:深圳市赛姆烯金科技有限公司,微信公众号:深圳市赛姆烯金科技有限公司】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    绕开先进制程卡脖子:2026先进封装成中国AI芯片自主突围关键一战

    当7nm/3nm受限,先进封装如何用成熟制程芯粒实现性能跃升?深度剖析国产先进封装如何保障AI产业链安全,重塑全球半导体价值重心。
    的头像 发表于 03-30 15:04 433次阅读

    半导体先进封装之“2.5D/3D封装技术”的详解;

    如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习! 讲到半导体封装,相信大家现阶段听到最多的就是“先进封装”了。 其实先进
    的头像 发表于 03-20 09:38 3381次阅读
    半导体<b class='flag-5'>先进</b><b class='flag-5'>封装</b>之“2.5<b class='flag-5'>D</b>/3<b class='flag-5'>D</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>”的详解;

    5G、AI爆发,先进封装需求激增,晶圆级键合设备成关键,但选对厂家比降价10%更重要!

    封装
    北京中科同志科技股份有限公司
    发布于 :2026年03月19日 11:28:15

    先进封装不是选择题,而是成题

    封装
    北京中科同志科技股份有限公司
    发布于 :2026年03月09日 16:52:56

    先进封装成破局,博通率先落地3.5D,6000mm²超大集成

    基于其3.5D超大尺寸系统级封装(XDSiP)平台打造的2纳米定制计算SoC。随着博通新品的交付,3.5D时代也加速到来。   重新定义维度:什么是3.5D XDSiP?
    的头像 发表于 03-02 04:51 1.2w次阅读
    <b class='flag-5'>先进</b><b class='flag-5'>封装</b>成破局,博通率先落地<b class='flag-5'>3.5D</b>,6000mm²超大集成

    先进封装时代,芯片测试面临哪些新挑战?

    摩尔定律放缓后,2.5D/3D 封装、Chiplet 成行业新方向,却给测试工程师带来巨大挑战。核心难题包括:3D 堆叠导致芯粒 I/O 端口物理不可达,需采用 IEEE 1838 标
    的头像 发表于 02-05 10:41 580次阅读

    2D、2.5D与3D封装技术的区别与应用解析

    半导体封装技术的发展始终遵循着摩尔定律的延伸与超越。当制程工艺逼近物理极限,先进封装技术成为延续芯片性能提升的关键路径。本文将从
    的头像 发表于 01-15 07:40 1214次阅读
    2<b class='flag-5'>D</b>、2.5<b class='flag-5'>D</b>与3<b class='flag-5'>D</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>的区别与应用解析

    3D-Micromac CEO展望2026半导体:AI 为核,激光微加工赋能先进封装

    封装等为代表的技术创新,和以 AI 数据中心、具身智能、新能源汽车、工业智能、卫星通信、AI 眼镜等为代表的新兴应用,开启了新一轮的技术与应
    发表于 12-24 10:00 5088次阅读
    3<b class='flag-5'>D</b>-Micromac CEO展望2026半导体:<b class='flag-5'>AI</b> 为核,激光微加工赋能<b class='flag-5'>先进</b><b class='flag-5'>封装</b>

    Socionext推出3D芯片堆叠与5.5D封装技术

    、3D及5.5D先进封装技术组合与强大的SoC设计能力,Socionext将提供高性能、高品质的解决方案,助力客户实现创新并推动其业务增长
    的头像 发表于 09-24 11:09 2809次阅读
    Socionext推出3<b class='flag-5'>D</b>芯片堆叠与5.5<b class='flag-5'>D</b><b class='flag-5'>封装</b><b class='flag-5'>技术</b>

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    闪存。 现在应用于逻辑芯片,还在起步阶段。 2)3D堆叠技术面临的挑战 3D堆叠技术面临最大挑战是散热问题。 3)3D堆叠
    发表于 09-15 14:50

    从 2D3.5D 封装演进中焊材的应用与发展

    从 2D3.5D 封装的演进过程中,锡膏、助焊剂、银胶、烧结银等焊材不断创新和发展,以适应日益复杂的封装结构和更高的性能要求。作为焊材生产企业,紧跟
    的头像 发表于 08-11 15:45 1917次阅读
    从 2<b class='flag-5'>D</b> 到 <b class='flag-5'>3.5D</b> <b class='flag-5'>封装</b>演进中焊材的应用与发展

    半导体先进封测年度大会:长电科技解读AI时代封装趋势,江苏拓能半导体科技有限公司技术成果受关注

    2025年7月,半导体先进封测年度大会如期举行,汇聚了行业内众多企业与专家,共同聚焦先进封装技术AI时代的发展方向。其中,长电科技总监萧永
    的头像 发表于 07-31 12:18 1364次阅读

    半导体传统封装先进封装的对比与发展

    半导体传统封装先进封装的分类及特点
    的头像 发表于 07-30 11:50 2199次阅读
    半导体传统<b class='flag-5'>封装</b>与<b class='flag-5'>先进</b><b class='flag-5'>封装</b>的对比与发展

    先进封装中的RDL技术是什么

    前面分享了先进封装的四要素一分钟让你明白什么是先进封装,今天分享一下先进封装四要素中的再布线(R
    的头像 发表于 07-09 11:17 5218次阅读
    <b class='flag-5'>先进</b><b class='flag-5'>封装</b>中的RDL<b class='flag-5'>技术</b>是什么

    突破!华为先进封装技术揭开神秘面纱

    在半导体行业,芯片制造工艺的发展逐渐逼近物理极限,摩尔定律的推进愈发艰难。在此背景下,先进封装技术成为提升芯片性能、实现系统集成的关键路径,成为全球科技企业角逐的新战场。近期,华为的先进
    的头像 发表于 06-19 11:28 1963次阅读