0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

先进封装成破局,博通率先落地3.5D,6000mm²超大集成

Monika观察 来源:电子发烧友网 作者:莫婷婷 2026-03-02 04:51 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

电子发烧友网报道(文/莫婷婷)在全球AI算力需求呈指数级爆发、传统摩尔定律逐渐失效的背景下,先进封装技术成为突破算力瓶颈的关键钥匙。就在近日,博通(Broadcom)宣布已开始向客户交付业界首款基于其3.5D超大尺寸系统级封装(XDSiP)平台打造的2纳米定制计算SoC。随着博通新品的交付,3.5D时代也加速到来。

重新定义维度:什么是3.5D XDSiP?
先进封装技术包括2.5D集成和3D集成等。

2.5D封装(如CoWoS)通过硅中介层将芯片并排连接,提升了带宽,实现了高速互连,但受限于中介层面积和布线长度,信号延迟和功耗依然是挑战。

3D封装(如3D同质集成和3D异质集成)能通过微凸块或混合键合等方式实现多颗芯片的垂直堆叠,极大缩短互连距离,但在散热、良率及超大尺寸集成上面临巨大工艺难度。
图:盛合晶微SmartPoser®-3DIC-BP技术平台

尽管先进封装仍面临严峻的工艺挑战,但其带来的性能优势均不言而喻。正如盛合晶微在招股书中所述,以三维芯片集成(2.5D/3DIC)为代表的芯粒多芯片集成封装可以突破单芯片1倍光罩的尺寸限制,实现2倍、3倍光罩甚至更大尺寸范围内,数百亿甚至上千亿个晶体管的异构集成。

正因如此,面对这些技术壁垒,以盛合晶微为代表的国内封装领军企业正持续加大研发投入,全力攻克关键难题。

而作为全球领先的半导体解决方案供应商,博通提出3.5D XDSiP(eXtreme Dimension System in Package)技术,从架构上实现突破。

根据介绍,3.5D XDSiP技术是一款创新的多维堆叠芯片平台,结合了2.5D的大面积互联优势与3D-IC的垂直堆叠效率。区别于传统的3D堆叠多采用“背对面”(Face-to-Back, F2B)或微凸块(Micro-bump)连接,其采用的是业界首创的面对面(Face-to-Face, F2F)3D混合铜键合技术,并且推出了推出业内首款面对面(F2F)3.5D XPU,使消费级AI客户能够开发下一代定制加速器(XPU)并计算ASIC

博通3.5D XDSiP主要有以下四大优势:一是增强互联密度,与F2B技术相比,叠加芯片间的信号密度提升了7倍。二是能源效率高,3.5D XDSiP采用3D HCB取代平面芯片对芯片PHY实现芯片对芯片接口的功耗10倍降低。三是延迟低,最小化3D堆栈中计算、内存和I/O组件之间的延迟。四是中介器和封装尺寸更小。
图:博通3.5D XDSiP技术平台


3.5D XDSiP平台实现了超大尺寸集成,在单一封装内集成超过6,000平方毫米的3D堆叠硅片,以及多达12个HBM(高带宽内存)堆栈。公开资料显示,在XPU开发中,当前采用2.5D封装的最先进AI芯片,其集成能力上限约为2,500平方毫米的硅面积和8颗HBM。这意味着,博通的新技术将芯片集成密度与内存带宽容量提升了逾一倍。
图:博通3.5D XDSiP技术平台

先进封装技术群雄逐鹿,博通百万颗销量预言
人工智能的爆发式发展产生了对芯片算力的巨大需求,尤其是 ChatGPT等多模态大模型训练所需的算力每3个月到4个月便增加一倍,远超摩尔定律下芯片运算性能每18个月到24个月提高一倍的速度。

业内人士普遍认为,高算力芯片在前段先进工艺晶圆制造之外,亟需更加快速、更具持续性的性能提升。先进封装技术的创新变革带来了新的突破点。

当前,全球半导体巨头均在布局下一代封装技术。台积电力推CoWoS-L与SoIC组合,预计今年年底SoIC产能将扩增至2万片规模;英特尔深耕Foveros 封装技术,包括 Foveros 2.5D、Foveros-R 和 Foveros Direct 3D;三星发力2.5D/3D封装,I-Cube。博通则是在2024年底就高调发布了3.5D XDSiP平台,历时两年,完成了从“技术发布”到“商业交付”的闭环。

训练生成式AI模型所需的巨大计算能力依赖于10万个庞大的集群,这些集群可增长到100万个XPU。这些XPU需要对计算、内存和I/O能力的日益复杂集成,以实现必要的性能,同时最大限度地减少功耗和成本。同时,随着新型且日益复杂的大型语言模型的问世,其训练需要三维硅片堆叠以提升尺寸、功耗和成本。

博通公司表示,F2F 3.5D XPU集成了四个计算芯片、一个输入输出芯片和六个硬件模块,利用台积电的尖端工艺节点和2.5D CoWoS封装技术。3.5D XDSiP技术允许计算、内存和网络I/O在紧凑型中独立扩展,实现高效、低功耗的大规模计算,提供了支持大规模人工智能所需的最先进、优化的SiP解决方案。

博通产品营销总裁Harish Bharadwaj透露:“博通预估2027年前将至少卖出100万颗基于3D堆叠技术的芯片。”

在2024年,博通表示,已有五款采用该技术的产品正在开发中。此次交付的首款产品——富士通FUJITSU-MONAKA处理器面向数据中心和超级计算等领域。

小结:

当下,半导体行业供应链多元化,在英伟达GPU供不应求的背景下,云巨头们急需高性能芯片企业的核心竞争力不仅仅来自缩小晶体管尺寸来提升性能,“系统级协同优化”也将成为核心竞争力之一。可以期待,先进封装技术将带来AI算力架构的一次维度跃迁,并持续支撑未来万亿参数大模型落地。
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 博通
    +关注

    关注

    36

    文章

    4350

    浏览量

    109342
  • 先进封装
    +关注

    关注

    2

    文章

    570

    浏览量

    1074
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    AI时代算力瓶颈如何先进封装成半导体行业竞争新高地

    算力瓶颈的核心驱动力。当传统通过缩小晶体管尺寸来提升性能的方式,因愈发困难且成本高昂而面临瓶颈时,先进封装凭借创新的连接和集成技术脱颖而出。它能让多个芯片(或芯粒)紧密且高效地协同工作,进而显著提升整体性能。  
    的头像 发表于 02-23 06:23 1.4w次阅读

    集成BK7239N评测

    联网平台安全套件(IPSS),提供硬件级安全保护,包括密码管理、系统安全控制等功能,保障设备数据传输和存储的安全性。4. 集成度与封装 采用QFN48小型化封装(6x6mm),支持Fl
    发表于 04-14 14:50

    上海集成BK7258规格书

    集成IPSS硬件安全套件6.功耗:关断模式2.5μA,深度睡眠16μA,DTIM10:80μA7.外设:56个GPIO,SPI/QSPI/UART/I2C/USB/CAN/LIN等多种接口8.封装:QFN88,9×9mm,9.
    发表于 04-14 13:45

    台积电美国芯片100%回台封装先进封装成AI芯片瓶颈

    芯片制造流程中一个长期被低估的环节——先进封装,正成为人工智能发展的下一个瓶颈。
    的头像 发表于 04-10 17:51 1214次阅读

    半导体先进封装之“2.5D/3D封装技术”的详解;

    如有雷同或是不当之处,还请大家海涵。当前在各网络平台上均以此昵称为ID跟大家一起交流学习! 讲到半导体封装,相信大家现阶段听到最多的就是“先进封装”了。 其实先进
    的头像 发表于 03-20 09:38 3654次阅读
    半导体<b class='flag-5'>先进</b><b class='flag-5'>封装</b>之“2.5<b class='flag-5'>D</b>/3<b class='flag-5'>D</b><b class='flag-5'>封装</b>技术”的详解;

    巨霖科技分享国产SI仿真工具的之道

    11月20日,2025集成电路发展论坛(成渝)暨三十一届集成电路设计业展览会(ICCAD-Expo 2025)在成都正式启幕。巨霖科技副总经理邓俊勇在“EDA与IC设计服务”专题论坛发表题为《国产 SI 仿真工具
    的头像 发表于 12-16 10:14 742次阅读
    巨霖科技分享国产SI仿真工具的<b class='flag-5'>破</b><b class='flag-5'>局</b>之道

    奥芯明:AI驱动半导体产业迎来“异构集成”新纪元,先进封装成关键

    时代对半导体应用及先进封装发展的推动》的演讲,从产业趋势、技术突破、解决方案及本土化实践四大维度,深入剖析了AI如何重构半导体生态,并指出异构集成(HI)将成为后摩尔时代的核心驱动力,为大湾区乃至全球半导体产业发展提供了清晰的技
    的头像 发表于 11-07 11:35 1047次阅读
    奥芯明:AI驱动半导体产业迎来“异构<b class='flag-5'>集成</b>”新纪元,<b class='flag-5'>先进</b><b class='flag-5'>封装成</b><b class='flag-5'>破</b><b class='flag-5'>局</b>关键

    3D封装架构的分类和定义

    3D封装架构主要分为芯片对芯片集成封装封装集成和异构集成
    的头像 发表于 10-16 16:23 2263次阅读
    3<b class='flag-5'>D</b><b class='flag-5'>封装</b>架构的分类和定义

    理想照进现实:零碳园区面临的挑战与之道

    在“双碳”战略驱动下,零碳园区作为产业低碳转型的核心载体,被寄予厚望。然而,从宏伟蓝图到扎实落地,其间道阻且长,本文系统梳理政策、技术、经济、管理四大痛点,并给出可复制的之道,助力园区把“零碳”从口号变成现金流。
    的头像 发表于 09-09 09:14 1636次阅读
    理想照进现实:零碳园区面临的挑战与<b class='flag-5'>破</b><b class='flag-5'>局</b>之道

    从InFO-MS到InFO_SoW的先进封装技术

    先进封装技术向超大型、晶圆级系统集成深化演进的过程中,InFO 系列(InFO-MS、InFO-3DMS)与 CoWoS-L、InFO_SoW 等技术持续突破创新。
    的头像 发表于 08-25 11:25 1673次阅读
    从InFO-MS到InFO_SoW的<b class='flag-5'>先进</b><b class='flag-5'>封装</b>技术

    腾视科技AI大模型应用:提效、落地,重塑智能新生态

    在这场数字化转型的浪潮中,腾视科技AI大模型凭借其强大的提效能力、的创新思维以及切实的落地实践,已然成为重塑智能新生态的重要力量。从企业办公中的高效决策支持,到教育科研里的学术探索助力;从工业物
    的头像 发表于 08-18 14:06 1912次阅读
    腾视科技AI大模型应用:提效、<b class='flag-5'>破</b><b class='flag-5'>局</b>与<b class='flag-5'>落地</b>,重塑智能新生态

    从 2D3.5D 封装演进中焊材的应用与发展

    从 2D3.5D 封装的演进过程中,锡膏、助焊剂、银胶、烧结银等焊材不断创新和发展,以适应日益复杂的封装结构和更高的性能要求。作为焊材生产企业,紧跟
    的头像 发表于 08-11 15:45 2022次阅读
    从 2<b class='flag-5'>D</b> 到 <b class='flag-5'>3.5D</b> <b class='flag-5'>封装</b>演进中焊材的应用与发展

    后摩尔时代者:物元半导体领航中国3D集成制造产业

    在全球半导体产业迈入“后摩尔时代”的背景下,传统制程微缩带来的性能提升逐渐趋缓,而先进封装技术,尤其是2.5D/3D堆叠封装,正成为延续芯片
    的头像 发表于 08-04 15:53 1571次阅读
    后摩尔时代<b class='flag-5'>破</b><b class='flag-5'>局</b>者:物元半导体领航中国3<b class='flag-5'>D</b><b class='flag-5'>集成</b>制造产业

    RISC-V如何盈利?本土企业率先

    7月16日,第五届RISC-V中国峰会在上海盛大开幕,规模和全球影响力远超历届。去年峰会圆桌讨论如何盈利,今年就有本土企业率先。据峰会现场消息,沁恒青稞RISC-V已商用五年并持续盈利,更加坚定
    的头像 发表于 07-18 11:32 3664次阅读
    RISC-V如何盈利?本土企业<b class='flag-5'>率先</b><b class='flag-5'>破</b><b class='flag-5'>局</b>

    看点:台积电在美建两座先进封装通十亿美元半导体工厂谈判破裂

    两座先进封装工厂将分别用于导入 3D 垂直集成的SoIC工艺和 CoPoS 面板级大规模 2.5D
    的头像 发表于 07-15 11:38 2181次阅读