本源产品丨100MHz时钟功分器
让量子计算机走出实验室
造中国自主可控量子计算机
时钟功分器具备将一个输入时钟信号有效分配至多个输出端口的能力，从而使得单一时钟源能够借助该设备同步驱动多个组件，实现时钟信号的共享与同步，让各组件之间能够更加高效和准确地进行数据传输和指令执行。
本源量子自主研发的100MHz时钟功分器，能够将高稳低相噪时钟源输出的100MHz时钟信号进行多路输出，分成20条并行时钟信号。这一过程确保了量子计算测控系统内各模块的时钟同源，进而维持量子计算机中各控制单元操作的同步性，为量子计算测控系统的稳定性和可靠性奠定了坚实的基础。
该时钟功分器是一款低噪声、高稳定性的20路信号功分组件，具有功率放大功能，可广泛应用于射频组件研发设计、工业生产、实验室基础研究等领域。
产品特点
◉输入功率100MHz，支持频率定制
◉1通道输入，20通道输出
◉输出信号典型增益：2dB
◉通道间相位差波动：≤0.2°（温度变化5℃内）
◉相位噪声：≤-130dBc/Hz@100Hz；≤-160dBc/Hz@1kHz
详细参数 | |
输出通道数 | 20 |
输出频率 | 100MHz |
谐波抑制 | ≥60dBc |
| 通道间隔离度 | ≥35dBc |
相位噪声 | 110dBc |
| 输出信号典型增益 | 2dB |
| 输入信号P1dB-in | ≥4.5dBm |
| 通道间相位差 | ≤0.2°（温度变化5℃内） |
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
功分器
+关注
关注
5文章
149浏览量
28103 -
时钟信号
+关注
关注
4文章
495浏览量
29700 -
量子计算机
+关注
关注
4文章
541浏览量
27359
发布评论请先 登录
相关推荐
热点推荐
GNSS信号功分增强器的应用场景及原理介绍 gps信号功分器
SYN2311型GNSS信号功分器的核心作用是把1路输入的GPS信号，均匀或按比例分配成多路输出，供多个设备同时使用。 核心功能 信号分配：将单一天线接收的GPS信号，分给导航终端、定位模块
基于Microchip DSA557系列PCIe时钟发生器的技术解析与应用
Microchip Technology DSA557 PCI Express时钟发生器采用先进的硅MEMS技术，可在各种电压和温度下生成低抖动的100MHz差分时钟。Microchip
CDCM9102低噪声双通道100MHz时钟发生器技术文档总结
该CDCM9102是一款低抖动时钟发生器，旨在为以下人员提供参考时钟 PCI Express™ 等通信标准。设备 最高支持 PCIE gen3，易于配置和使用。该CDCM9102提供两个100
如何让SDK slfifosync支持FPGA 100MHz?
CY_FX_SLFIFO_GPIF_16_32BIT_CONF_SELECT 改成0(16-BIT data bus). 但是从PC上读到的数据掉失很严重, 我想SDK slfifosync支持FPGA 100MHz?
发表于 05-06 08:11
ADL5243 100MHz至4000MHz RF/IF数字控制VGA技术手册
ADL5243是一款高性能数字控制可变增益放大器，工作频率范围为100 MHz至4000 MHz。
YXC低抖动HCSL差分晶振助力PCIE 5.0
PCIE协议下的参考时钟基本为100MHz HCSL输出，要求确保数据传输的正确性和稳定性，解决时钟抖动、偏移和噪声问题。
STM32H750XBH6TR SDRAM频率为100MHz时，FMC_SDCLK和FMC_SDNWE延迟不符合标准，延迟偏大的原因？
STM32H750XBH6TR主芯片，当SDRAM频率设置为100MHz的时候，FMC_SDCLK和FMC_SDNWE延迟不符合标准，延迟偏大，造成100MHz SDRAM异常，这个延迟有办法调整
发表于 03-14 15:15
STM32H750更改时钟后，程序无法运行怎么解决？
，发现程序无法运行，再改回100MHz，程序仍然无法运行，程序里面只写了一个定时器点亮LED灯，想咨询一下各位大佬，是不是H750的时钟不能随便修改？但是我另外一块板子设置成120MHz
发表于 03-12 06:38
ADRF5062 100MHz至13GHz、差分SPDT开关技术手册
ADRF5062 是一款硅、非反射、差分、SPDT 开关。
该ADRF5062的工作频率范围为 100 MHz 至 13 GHz，带插入 损耗低于 1.0 dB，隔离度高于 40 dB。这
ADRF6850 100MHz至1000MHz集成宽带接收机技术手册
ADRF6850是一款高度集成的宽带正交解调器、频率合成器和可变增益放大器(VGA)。该器件工作在100 MHz至1000 MHz的频率范围，适用于窄带和宽带通信应用，能够执行从中频(
HAC948QN型高速时钟缓冲器产品说明书
、HCSL 或 LVCMOS（单端）输入。该产品具有配备中 心抽头的差分输入，100Ω片上终端电阻器。最大时钟频率高达 2.1GHz。该器件
发表于 02-13 16:54
•0次下载
测试DAC5688的信号，发现信号和采样时钟之间会出现比较大的交调，是什么原因？
最近我在测试DAC5688的信号，发现信号和采样时钟之间会出现比较大的交调，不知道是什么原因。相关参数如下：
DAC输入信号：10MHz单音，输入速率：100MHz
5688时钟模式
发表于 01-24 08:23
工商网监
评论