0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技发布40G UCIe IP,加速多芯片系统设计

CHANBAEK 来源:网络整理 2024-09-11 17:18 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

新思科技近日宣布了一项重大技术突破,正式推出全球领先的40G UCIe(Universal Chiplet Interconnect Express)IP全面解决方案。这一创新成果以每引脚高达40 Gbps的惊人速度,重新定义了行业标准,为追求极致计算性能的人工智能数据中心市场带来了前所未有的动力。

UCIe互连作为裸片到裸片连接的行业标杆,对于实现多裸片封装架构中的高带宽、低延迟连接具有不可估量的价值。新思科技的40G UCIe IP解决方案正是基于这一关键需求而精心打造,它能够有效促进异构及同构裸片或芯片组之间的数据流动,确保在复杂的人工智能数据中心系统中,海量数据能够高效、快速地传输,从而大幅提升整体计算效率与性能。

此次发布不仅展示了新思科技在半导体IP领域的深厚积累与创新能力,更为全球多芯片系统设计领域树立了新的标杆,预示着未来数据中心及人工智能应用的性能将迎来质的飞跃。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53580

    浏览量

    459480
  • 数据中心
    +关注

    关注

    16

    文章

    5531

    浏览量

    74668
  • 新思科技
    +关注

    关注

    5

    文章

    926

    浏览量

    52654
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    易天 40G 光模块:全场景覆盖的高速互联核心方案

    在云计算跨域灾备、5G 骨干网传输与广域数据互联需求下,40G 光模块需兼顾短距高密度与长距突破。易天(ETU-LINK)拓展出 80km 超远距型号,形成 100 米 - 80 公里全距离覆盖矩阵,以技术路径适配场景,成为数
    的头像 发表于 11-12 18:12 1807次阅读
    易天 <b class='flag-5'>40G</b> 光模块:全场景覆盖的高速互联核心方案

    40G 光模块:场景化高速传输解决方案,适配领域需求

    产品,覆盖模、单模、工业级等细分领域,以 “低功耗、高兼容、强稳定” 三大优势,为 200 + 国家、45 万 + 企业客户提供场景化传输支持,助力网络高效升级。 一、全系列覆盖,精准匹配不同场景需求 光特通信40G 光模块采用主流 QSFP + 封装,针对
    的头像 发表于 11-11 16:17 352次阅读

    Perforce IPLM产品简介:IP生命周期管理与协作,加速芯片设计

    对于芯片和复杂系统设计团队而言,“IP生命周期管理”正从可选变为必需。Perforce IPLM专注于解决IP管理和协作难题,通过自动化发布
    的头像 发表于 10-29 13:31 366次阅读
    Perforce IPLM产品简介:<b class='flag-5'>IP</b>生命周期管理与协作,<b class='flag-5'>加速</b><b class='flag-5'>芯片</b>设计

    思科UCIe IP解决方案实现片上网络互连

    通用芯粒互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸片
    的头像 发表于 08-04 15:17 2315次阅读

    思科技携手微软借助AI技术加速芯片设计

    近日,微软Build大会在西雅图盛大开幕,聚焦AI在加速各行业(包括芯片设计行业)科学突破方面的变革潜力。作为Microsoft Discovery平台发布的启动合作伙伴,新思科技亮相
    的头像 发表于 06-27 10:23 810次阅读

    正点原子AU15开发板资料发布!板载40G QSFP、PCIe3.0x8和FMC LPC等接口,性能强悍!

    正点原子AU15开发板资料发布!板载40G QSFP、PCIe3.0x8和FMC LPC等接口,性能强悍! 正点原子AU15开发板搭载Xilinx Artix UltraScale+ 系列FPGA
    发表于 05-30 17:04

    思科技携手台积公司开启埃米级设计时代

    思科技近日宣布持续深化与台积公司的合作,为台积公司的先进工艺和先进封装技术提供可靠的EDA和IP解决方案,加速AI芯片设计和
    的头像 发表于 05-27 17:00 974次阅读

    思科技携手英伟达加速芯片设计,提升芯片电子设计自动化效率

    宣布在英伟达 Grace Blackwell 平台上实现高达 30 倍的预期性能提升,加速下一代半导体的电路仿真   摘要: 在今年GTC主题演讲中,新思科技作为生态系统的一部分,展示了全栈EDA
    发表于 03-19 17:59 438次阅读

    思科技获得Ceva-Waves Wi-Fi 6 IP授权

    全球领先的半导体产品和软件IP授权许可厂商Ceva公司近日宣布,智能终端系统芯片(SoC)解决方案的先驱厂商聆思科技(ListenAI Technology)已获得Ceva-Wave
    的头像 发表于 02-19 10:25 1054次阅读

    思科技与英特尔携手完成UCIe互操作性测试

    IP(知识产权)的40G UCIe解决方案。这一成果标志着新思科技在Multi-Die(芯片
    的头像 发表于 02-18 14:18 788次阅读

    思科技全新40G UCIe IP解决方案助力Multi-Die设计

    随着物理极限开始制约摩尔定律的发展,加之人工智能不断突破技术边界,计算需求和处理能力要求呈现爆发式增长。为了赋能生成式人工智能应用,现代数据中心不得不采用Multi-Die设计,而这又带来了许多技术要求,包括高带宽和低功耗Die-to-Die连接。
    的头像 发表于 02-18 09:40 834次阅读

    乾瞻科技UCIe IP设计定案,实现高速传输技术突破

    全球高速接口IP领域的佼佼者乾瞻科技(InPsytech, Inc.)近日宣布,其Universal Chiplet Interconnect Express(UCIe)系列产品在性能与效率方面
    的头像 发表于 01-21 10:44 846次阅读

    乾瞻科技宣布最新UCIe IP设计定案,推动高速传输技术突破

    UCIe)系列产品在性能与效率上实现了重大突破。新一代UCIe物理层IP基于台积电N4制程,预计于今年完成设计定案,支持每通道高达64GT/s的传输速度,展现了其在高带宽应用领域的技术实力。 凭借丰富
    发表于 01-17 10:55 314次阅读

    利用Multi-Die设计的AI数据中心芯片40G UCIe IP的需求

    。为了快速可靠地处理AI工作负载,Multi-Die设计中的Die-to-Die接口必须兼具稳健、低延迟和高带宽特性,最后一点尤为关键。本文概述了利用Multi-Die设计的AI数据中心芯片40G UCIe
    的头像 发表于 01-09 10:10 1665次阅读
    利用Multi-Die设计的AI数据中心<b class='flag-5'>芯片</b>对<b class='flag-5'>40G</b> <b class='flag-5'>UCIe</b> <b class='flag-5'>IP</b>的需求

    Alpahwave Semi推出全球首个64Gbps UCIe D2D互联IP系统

    半导体连接IP领域的领先企业Alpahwave Semi近日宣布了一项重大突破,成功推出了全球首个64Gbps高速UCIe D2D(裸片对裸片)互联IP系统。这一创新成果标志着Alp
    的头像 发表于 12-25 14:49 1090次阅读