0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

台积电创新推出万亿晶体管封装平台,专注于高性能计算和AI芯片应用

微云疏影 来源:综合整理 作者:综合整理 2024-02-22 14:04 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

近期,台积电将其高性能计算与 AI 芯片封装技术亮相于国际固态电路大会(简称 ISSCC 2024),据悉,此技术有望将芯片晶体管数目由现有的1000亿级跃升至1万亿级。

台积电高级研发副总裁张晓强指出,本项新技术主要针对AI芯片性能增强。新型HBM高带宽存储器与Chiplet架构小芯片的引入需求大量组件及IC基板,由此引发的连通性及能源消耗等问题难免产生。他特别强调,借助硅光科技与光纤替代传统I/O电路,实现高效率的数据传输;此外,通过异质芯片堆叠和混合键合,最大限度优化I/O。值得注意的是,这项封装技术将运用集成稳压器应对供电问题,但具体商用时间尚未透露。

台积电透露,当前全球前沿芯片最多可容纳1000亿晶体管,然而新的封装平台能使之增加到1万亿级别。尽管该封装内将搭载集成稳压器解决供电问题,但未来商业化仍待进一步确认。此外,张晓强还暗示台积电的3nm制程技术很可能迅速应用于汽车领域。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 存储器
    +关注

    关注

    39

    文章

    7715

    浏览量

    170856
  • AI芯片
    +关注

    关注

    17

    文章

    2065

    浏览量

    36570
  • chiplet
    +关注

    关注

    6

    文章

    482

    浏览量

    13504
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    CoWoS平台微通道芯片封装液冷技术的演进路线

    在先进封装技术,特别是CoWoS(Chip on Wafer on Substrate)平台上的微通道
    的头像 发表于 11-10 16:21 1870次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>CoWoS<b class='flag-5'>平台</b>微通道<b class='flag-5'>芯片</b><b class='flag-5'>封装</b>液冷技术的演进路线

    2纳米制程试产成功,AI、5G、汽车芯片,谁将率先受益?

    与现行的3nm工艺相比,在2nm制程上首次采用了GAA(Gate-All-Around,环绕栅极)晶体管架构。这种全新的结构能够让晶体管
    的头像 发表于 10-29 16:19 459次阅读

    【「AI芯片:科技探索与AGI愿景」阅读体验】+半导体芯片产业的前沿技术

    为我们重点介绍了AI芯片封装、工艺、材料等领域的技术创新。 一、摩尔定律 摩尔定律是计算机科学和电子工程领域的一条经验规律,指出集成电路上
    发表于 09-15 14:50

    化圆为方,整合推出最先进CoPoS半导体封装

    成熟技术基础上的创新升级。长期以来,CoWoS作为的主力封装技术,凭借在高性能
    的头像 发表于 09-07 01:04 4012次阅读

    美国芯片“卡脖子”真相:美厂芯片竟要运回台湾封装

    美国芯片供应链尚未实现完全自给自足。新报告显示,亚利桑那州工厂生产的芯片,因美国国内缺乏优质封装
    的头像 发表于 07-02 18:23 783次阅读

    下一代高速芯片晶体管解制造问题解决了!

    ,10埃)开始一直使用到A7代。 从这些外壁叉片晶体管的量产中获得的知识可能有助于下一代互补场效应晶体管(CFET)的生产。 目前,领先的芯片制造商——英特尔、
    发表于 06-20 10:40

    英特尔18A与N2工艺各有千秋

    TechInsights分析,N2工艺在晶体管密度方面表现突出,其高密度(HD)标准单元的晶体管密度高达313MTr/mm²,远超英特
    的头像 发表于 02-17 13:52 993次阅读

    总营收超万亿AI仍是最强底牌!

    新台币的总营收。营收结构上,由于AI的快速发展,HPC(高性能计算)得到持续提升,仍然是
    的头像 发表于 01-21 14:36 982次阅读
    总营收超<b class='flag-5'>万亿</b>,<b class='flag-5'>AI</b>仍是<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>最强底牌!

    扩展CoWoS产能以满足AI与HPC市场需求!

    (TSMC),作为全球半导体行业的巨头,一直以来致力满足不断增长的市场需求,尤其是在人工智能(AI)和
    的头像 发表于 01-21 11:41 866次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>扩展CoWoS产能以满足<b class='flag-5'>AI</b>与HPC市场需求!

    超大版CoWoS封装技术:重塑高性能计算AI芯片架构

    一、技术前沿探索:从微小到宏大的CoWoS封装技术演进 在半导体技术的浩瀚星空中,每一次技术的革新都如同星辰般璀璨夺目。去年在欧洲开放创新平台
    的头像 发表于 01-17 12:23 1771次阅读

    先进封装大扩产,CoWoS制程成扩充主力

    的进一步扩充,在先进封装领域的布局正加速推进。 据悉,CoWoS制程是
    的头像 发表于 01-02 14:51 1050次阅读

    获得高通高性能计算先进封装大单

    近日,据媒最新报道,联成功夺得高通高性能计算(HPC)领域的先进封装大单,这一合作将涵盖AI
    的头像 发表于 12-20 14:54 903次阅读

    2纳米制程技术细节公布:性能功耗双提升

    在近日旧金山举行的IEEE国际电子器件会议(IEDM)上,全球领先的晶圆代工企业揭晓了其备受期待的2纳米(N2)制程技术的详细规格。 据
    的头像 发表于 12-19 10:28 1185次阅读

    2nm制成细节公布:性能提升15%,功耗降低35%

    的显著进步。 在会上重点介绍了其2纳米“纳米片(nanosheets)”技术。据介绍,相较前代制程,N2制程在性能上提升了15%,功
    的头像 发表于 12-18 16:15 1205次阅读

    分享 2nm 工艺深入细节:功耗降低 35% 或性能提升15%!

    下),同时其晶体管密度是上一代3nm制程的1.15倍。这些显著优势主要得益的全栅极(Gate-All-Around, GAA)纳米片
    的头像 发表于 12-16 09:57 1856次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>电</b>分享 2nm 工艺深入细节:功耗降低 35% 或<b class='flag-5'>性能</b>提升15%!