0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

适用于数据交换时钟的超低噪声时钟抖动消除器SC6301

国芯思辰(深圳)科技有限公司 2024-02-19 09:41 次阅读

国芯思辰SC6301是高性能时钟调节器,支持JEDEC JESD204B。当使用设备和SYSREF时钟时,PLL2的14个时钟输出可配置去驱动7个JESD204B转换器或其他逻辑设备。SYSREF可以使用直流和交流耦合来提供。不仅限于JESD204B应用,14个输出均可单独配置为传统高性能时钟系统输出。

超低噪声时钟抖动消除器SC6301具有高性能、低功耗、双VCO、动态数字延迟、信号丢失保持等特性。因此,SC6301是提供灵活的高性能时钟树的理想选择,国芯思辰可全程提供技术支持和供货需求。

SC6301功能框图:

SC6301功能框图.png

SC6301主要性能:

支持JEDEC JESD204B

超低RMS抖动

76fs RMS Jitter(10kHz到20MHz)

-162dBc/Hz@245.76MHz

PLL2可提供多达14路差分时钟;最多7个SYSREF时钟;时钟最大输出频率3.1GHz;支持LVPECL,LVDS,HSDS,LCPECL等输出接口

PLL1提供一个VCXO/Crystal缓冲输出;支持LVPECL,LVDS,2路LVCMOS等输出接口

输出支持1到32整数分频,占空比50%

高精度数字延迟,可自适应性

23ps步进模拟延迟

模式:双PLL, 单PLL, 时钟分布

工作温度:-40℃到85℃

工作电压:3.15V到3.45V,提供QFN-64封装

SC6301应用场景:

无线基础设施,数据交换时钟,网络,SONET/SDH, DSLAM

注:如涉及作品版权问题,请联系删除。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 时钟
    +关注

    关注

    10

    文章

    1479

    浏览量

    130306
  • 调节器
    +关注

    关注

    5

    文章

    768

    浏览量

    45854
  • 国芯思辰
    +关注

    关注

    0

    文章

    717

    浏览量

    1085
收藏 人收藏

    评论

    相关推荐

    高性价比的时钟解决方案——SC6301,兼容LMK04828

    高性价比的时钟解决方案——SC6301,兼容LMK04828
    的头像 发表于 04-12 10:06 106次阅读
    高性价比的<b class='flag-5'>时钟</b>解决方案——<b class='flag-5'>SC6301</b>,兼容LMK04828

    支持204B,输出频率高达3.1G,支持14路差分时钟输出,超低抖动,首颗正向国产替代时钟调节器SC6301

    是空白,芯炽SC6301就是专为满足这一需求而设计的时钟调节器,它以其卓越的性能和灵活的功能,成为了多个领域的国产化替代高性价比方案。芯炽科技SC6301目前已量产并成功在国内多个科研单位及通信领域应用,芯片内部的大致功能框图如
    的头像 发表于 04-02 13:46 158次阅读
    支持204B,输出频率高达3.1G,支持14路差分<b class='flag-5'>时钟</b>输出,<b class='flag-5'>超低</b><b class='flag-5'>抖动</b>,首颗正向国产替代<b class='flag-5'>时钟</b>调节器<b class='flag-5'>SC6301</b>

    超低噪声 1A LDO

    ldo低噪声
    jf_30741036
    发布于 :2024年03月19日 14:34:30

    时钟抖动对ADC性能有什么影响

    电子发烧友网站提供《时钟抖动对ADC性能有什么影响.pdf》资料免费下载
    发表于 11-28 10:24 1次下载
    <b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>对ADC性能有什么影响

    IC设计必须关注的时钟抖动

    时钟抖动是相对于理想时钟沿实际时钟存在不随时间积累的、时而超前、时而滞后的偏移称为时钟抖动,简称
    的头像 发表于 11-08 15:08 1031次阅读
    IC设计必须关注的<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>

    相位噪声抖动的转换(上)

    相位噪声抖动是对时钟频谱纯度的两种表述形式,一个是频域一个是时域,从原理上来说,它们是等效的。
    的头像 发表于 10-30 16:02 973次阅读
    相位<b class='flag-5'>噪声</b>到<b class='flag-5'>抖动</b>的转换(上)

    设计12GHz、超低相位噪声(0.09 ps rms抖动)锁相环

    至15V 这款高性能PLL可用于生成混频器本振(LO)频率或ADC/DAC时钟适用于微波点对点系统、测试和测量设备或汽车雷达中的应用。 本应用笔记
    的头像 发表于 10-28 14:45 8605次阅读

    适用于STM32F0xx微控制器的时钟配置工具

    电子发烧友网站提供《适用于STM32F0xx微控制器的时钟配置工具.pdf》资料免费下载
    发表于 09-21 10:45 3次下载
    <b class='flag-5'>适用于</b>STM32F0xx微控制器的<b class='flag-5'>时钟</b>配置工具

    时钟偏差和时钟抖动的相关概念

    本文主要介绍了时钟偏差和时钟抖动
    的头像 发表于 07-04 14:38 1102次阅读
    <b class='flag-5'>时钟</b>偏差和<b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>的相关概念

    ADC噪声时钟输入和相位噪声,第 1 部分

    这是为数不多的跨越围栏是有利的情况之一。目前市面上的许多时钟产品都指定器件的相位噪声,而不指定抖动。让我们来看看如何从相位噪声变为抖动。然后
    的头像 发表于 06-30 16:58 644次阅读
    ADC<b class='flag-5'>噪声</b>:<b class='flag-5'>时钟</b>输入和相位<b class='flag-5'>噪声</b>,第 1 部分

    超低噪声时钟调节器介绍

      全芯时代,国产好芯不定期推荐。今日为大家介绍一款国产超低噪声时钟调节器,pin to pin替代TI的LMK04828 一、概述 该芯片是高性能时钟调节器,支持JEDEC JESD204B
    的头像 发表于 06-25 10:15 362次阅读

    SC6301低功耗超低噪声时钟抖动消除

    SC6301是高性能时钟调节器,支持JEDEC JESD204B。当使用设备和SYSREF时钟时,PLL2的14个时钟输出可配置去驱动7个JESD204B转换器或其他逻辑设备。
    的头像 发表于 06-21 15:11 545次阅读
    <b class='flag-5'>SC6301</b>低功耗<b class='flag-5'>超低噪声</b><b class='flag-5'>时钟</b><b class='flag-5'>抖动</b><b class='flag-5'>消除</b>器

    SC6301低功耗超低噪声时钟抖动消除器简介

    SC6301是高性能时钟调节器,支持JEDEC JESD204B。当使用设备和SYSREF时钟时,PLL2的14个时钟输出可配置去驱动7个JESD204B转换器或其他逻辑设备。SYSR
    的头像 发表于 06-21 15:10 660次阅读
    <b class='flag-5'>SC6301</b>低功耗<b class='flag-5'>超低噪声</b><b class='flag-5'>时钟</b><b class='flag-5'>抖动</b><b class='flag-5'>消除</b>器简介

    时钟抖动的几种类型

    理想值附近的一个范围内,从而造成相邻的时钟边沿存在偏差。在时序分析时,时钟抖动是一个重要的因素。多种因素会导致时钟抖动,包括PLL回路
    的头像 发表于 06-09 09:40 1328次阅读
    <b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>的几种类型

    时钟抖动会影响建立时间和保持时间违例吗?

    首先,我们需要理解什么是时钟抖动。简而言之,时钟抖动(Jitter)反映的是时钟源在时钟边沿的不
    的头像 发表于 06-02 09:09 1132次阅读
    <b class='flag-5'>时钟</b><b class='flag-5'>抖动</b>会影响建立时间和保持时间违例吗?