Texas Instruments LMK04368-EP：超低噪声时钟抖动清理器的深度解析

在电子工程领域，时钟抖动清理器对于确保系统的高精度和稳定性至关重要。今天，我们将深入探讨Texas Instruments的LMK04368-EP，这是一款专为太空应用设计的高性能时钟调节器，支持JEDEC JESD204B/C标准。

文件下载：lmk04368-ep.pdf

1. 产品特性

1.1 高性能指标

• 宽温度范围：工作温度范围为 -55°C 至 125°C，适用于各种恶劣环境。
• 高输出频率：最大时钟输出频率可达 3255 MHz，满足高速应用需求。
• 超低噪声：在 2500 MHz 时，12 kHz 至 20 MHz 积分范围内的 RMS 抖动低至 54 fs；在 3200 MHz 时，12 kHz 至 20 MHz 积分范围内的 RMS 抖动为 61 fs。

1.2 灵活的工作模式

支持双 PLL、单 PLL 和时钟分配三种模式，可根据不同应用场景进行灵活配置。

1.3 丰富的输出配置

• 多达 14 个差分设备时钟输出，支持 CML、LVPECL、LCPECL、HSDS、LVDS 和 2xLVCMOS 等多种可编程输出格式。
• 1 个缓冲 VCXO/XO 输出，同样支持多种可编程格式。

1.4 高可靠性设计

• 受控基线，确保产品质量稳定。
• 单一组装/测试地点和单一制造地点，提高产品可追溯性。

2. 应用领域

LMK04368-EP 的高性能特性使其在多个领域得到广泛应用：

• 军事雷达：为雷达系统提供高精度时钟信号，确保目标探测和跟踪的准确性。
• 电子战：在复杂的电磁环境中，保证系统的稳定性和可靠性。
• 数据转换器时钟：为数据转换器提供低抖动时钟，提高数据采集和处理的精度。
• 无线基础设施：支持无线通信系统的高速数据传输。

3. 详细描述

3.1 时钟输入

CLKIN1 可作为双环、单环或时钟分配模式的参考时钟，为设备配置提供了极大的灵活性。PLL1 有 CLKIN0、CLKIN1 和 CLKIN2 三个冗余输入，可自动或手动切换。PLL2 在双环配置中参考 OSCin，单 PLL2 环操作时也可使用 PLL1 的 CLKIN 输入。在时钟分配模式下，FIN0 或 FIN1 可作为参考信号输入。

3.2 PLL 功能

• PLL1：实现低偏移抖动清理，支持频率保持模式，确保在参考时钟丢失时输出时钟的稳定性。
• PLL2：可使用内部或外部 VCO，内部有两个 VCO，频率范围分别为 2440 至 2600 MHz 和 2945 至 3255 MHz。

3.3 时钟分配

共有 14 个 PLL2 时钟输出和 1 个 OSCout 输出，所有输出格式均可编程。时钟分配通道支持时钟分频、高性能分频旁路模式、SYSREF 时钟分频、设备时钟延迟、动态数字延迟、SYSREF 延迟和可编程输出格式等功能。

3.4 0 - 延迟模式

支持级联 0 - 延迟和嵌套 0 - 延迟两种模式，可建立输入时钟和输出时钟之间的固定相位关系。

3.5 状态引脚

CLKin_SEL0、CLKin_SEL1、Status_LD1 和 Status_LD2 等状态引脚可用于监控设备状态或作为输入控制信号，可通过编程实现多种输出功能。

4. 技术规格

4.1 绝对最大额定值

包括电源电压、输入电压、差分输入电流、结温、存储温度等参数，使用时需确保不超过这些额定值，以避免设备损坏。

4.2 ESD 额定值

人体模型（HBM）下为 ±2000 V，带电设备模型（CDM）下为 ±250 V，操作时需注意静电防护。

4.3 推荐工作条件

规定了 IO 电源电压、核心电源电压和环境温度的推荐范围，确保设备在最佳状态下工作。

4.4 热信息

提供了结到环境、结到外壳（顶部）、结到电路板等热阻参数，对于热设计至关重要。

4.5 电气特性

包括电流消耗、CLKIN 规格、PLL 规格、内部 VCO 规格、输出时钟偏斜和时序、输出时钟噪声等详细参数，为电路设计提供了精确的参考。

4.6 时序要求

对寄存器编程的时序进行了详细规定，确保编程的准确性和稳定性。

5. 应用与实现

5.1 应用信息

• 未使用引脚处理：对于未使用的引脚，可在软件中关闭相应功能，引脚可悬空或通过 1 kΩ 电阻接地。
• 数字锁定检测频率精度：通过设置窗口大小和锁定计数寄存器，可实现 PLL 锁定和保持退出事件的 ppm 频率精度控制。
• CLKIN 和 OSCIN 输入驱动：可使用差分或单端源驱动 CLKIN 和 OSCIN 引脚，需根据不同的驱动源选择合适的输入模式和电路配置。
• 时钟输出驱动器的端接和使用：遵循传输线理论进行阻抗匹配，为时钟驱动器提供合适的负载，确保接收器偏置在最佳直流电压。

5.2 典型应用

以一个具体的设计为例，展示了如何使用 TICSPRO 和 PLLatinum™ 仿真工具进行设备选择、配置和仿真，以及如何进行频率规划和输出格式选择。

5.3 系统示例

给出了系统级的时钟和电源电路示例，包括参考时钟输入、时钟输出、电源去耦和旁路等设计，同时强调了 PCB 设计对系统性能的影响。

5.4 电源供应建议

电流消耗因输出数量和输出格式而异，可使用 TI TICSPro 软件进行计算。

5.5 布局设计

• 热管理：确保芯片温度不超过 125°C，可通过控制环境温度和设备功耗来实现。
• 布局指南：将封装外边缘的 GND 引脚连接到 DAP，确保 DAP 良好接地，使用低损耗介电材料，隔离每个时钟组的电源供应。
• 布局示例：展示了顶层和底层的布局示例，包括差分布线、LVPECL 发射极电阻的放置等。

6. 设备与文档支持

6.1 设备支持

提供了 Clock Tree Architect、PLLatinum Simulation 和 TICS Pro 等工具，帮助工程师进行部件选择、环路滤波器设计、仿真和编程。

6.2 文档支持

推荐参考 AN - 912 Common Data Transmission Parameters and their Definitions (SNLA036) 等相关文档。

6.3 文档更新通知

可在 ti.com 上订阅设备产品文件夹的更新通知，获取最新的产品信息。

6.4 支持资源

TI E2E™ 支持论坛是获取快速、准确答案和设计帮助的重要渠道。

6.5 商标说明

PLLatinum™ 和 TI E2E™ 是 Texas Instruments 的商标。

6.6 静电放电注意事项

操作时需采取适当的静电防护措施，避免 ESD 对设备造成损坏。

6.7 术语表

提供了相关术语、首字母缩写词和定义的解释，帮助工程师更好地理解文档内容。

7. 机械、封装和订购信息

详细介绍了产品的封装信息，包括封装类型、引脚数量、包装数量、载体、RoHS 合规性、引脚涂层/球材料、MSL 评级/峰值回流温度和部件标记等，为订购和使用提供了准确的参考。

总的来说，LMK04368-EP 是一款功能强大、性能卓越的时钟抖动清理器，适用于对时钟精度和稳定性要求极高的应用场景。电子工程师在设计过程中，可根据具体需求充分利用其丰富的特性和功能，同时遵循相关的技术规格和设计指南，确保系统的高性能和可靠性。你在使用这款芯片的过程中遇到过哪些问题呢？欢迎在评论区分享你的经验和见解。