0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

设计更简单,运行更稳健,UCIe标准如何“拿捏”Multi-Die系统?

新思科技 来源:未知 2023-07-14 17:45 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

如今,从数据中心到边缘层,再到万物智能网络的深处,先进的Multi-Die系统实现了前所未有的性能水平。Multi-Die系统不是通用的单体架构芯片,而是由一系列异构芯片(也称“小芯片”)组成,其中小芯片针对每个功能组件进行了优化。虽然Multi-Die系统具有更高的灵活性并在系统功耗和性能方面表现优异,但也带来了极高的设计复杂性。


通用芯粒互连技术(UCIe)标准于2022年3月发布,旨在推动Multi-Die系统中Die-to-Die连接的标准化。UCIe可以简化不同供应商和不同工艺技术芯片之间的互操作性。即便符合UCIe标准的Multi-Die系统在开发、测试和制造过程中表现良好,但在实际运行时,又如何确保系统的Die-to-Die连接继续保持稳健安全并经过测试验证呢?本文将探讨如何通过IP、测试、硬件加速等方式满足相关要求,从而确保Multi-Die系统的可靠性。


采用UCIe标准的优势


试想一下这种情形:Multi-Die系统包含两块芯片,分别来自两家不同的供应商,并采用了不同的工艺技术,比如7nm和3nm;而且,还需要这两块芯片能够无缝地相互通信并支持行业标准协议,比如PCI Express(PCIe)和CXL等。要知道,在设计中每添加一块芯片,系统的延迟就会增加,性能也会随之降低。


要让所有芯片协同工作,并克服延迟难题,需要遵循正确的标准。为Multi-Die系统采用UCIe标准具有以下几个优势:


  • 确保互操作性并降低延迟。选择符合UCIe标准的接口IP可以实现芯片之间的无缝连接和互操作性,而又不会影响整个系统。将系统设计为符合UCIe标准,可以在保持相同延迟的情况下降低功耗并提高性能。

  • 借助冗余通道实现故障修复。UCIe规范在PHY的两侧之间提供了冗余通道,可以通过额外的通道实现故障修复。无论是否连接到外部环境,所有芯片都必须通过UCIe通道进行访问、测试和修复,同时UCIe通道还可以用于监测正在发生的芯片问题。


为确保Multi-Die系统能够长期正常工作,除了采用UCIe标准外,还需要从一开始就保证高质量。鉴于Multi-Die系统的复杂性,不仅要在SoC的开发和制造过程中实现更高的质量,还要在现场运行很长时间后继续保持高质量。为此,需要使用高质量的构建模块(即芯片和IP)、硬件加速和验证工具,并开展持续的测试和现场监测(包括修复),从而主动解决各种潜在问题。


如何确保基于UCIe的Multi-Die系统稳健运行


除了控制器和PHY IP外,以下是确保基于UCIe的Multi-Die系统稳健运行的另外三项要求:


1. 使用协议验证IP和硬件辅助验证平台,从一开始就保证质量


在软件仿真器上运行协议验证IP解决方案,有助于从一开始就确保高质量的UCIe组件和接口层,包括现场设备集成(FDI)上的协议层、原始Die-to-Die接口(RDI)上的PHY接口、中间适配层,或Die-to-Die适配器的实现。


随着设计范围扩大至全栈,涉及到多模块芯片组配置和复杂的Multi-Die系统时,只靠纯软件仿真已经难以满足要求,需要运用更多工具来验证整个系统或各个芯片。在对大型Multi-Die系统进行实际验证时,硬件辅助验证(HAV)平台尤为关键,比如新思科技ZeBu硬件加速系统和新思科技HAPS原型系统。为涵盖所有验证用例(从早期的RTL开发,到互操作性和硬件合规性验证),多MHz周期性能、优化的UCIe协议解决方案(事务处理器、速度适配器、硬件接口卡)和系统级调试抽象必不可少。


2. 通过测试确保互连性能符合预期


测试是所有芯片设计过程中的重要一环。在Multi-Die系统中,芯片之间的互连通常基于UCIe等接口。为确保按预期运行,这些互连中不得存在任何固定型故障、开路或短路。信号完整性非常重要,因此必须测量该参数以评估是否存在性能降级情况。UCIe标准要求具有额外的互连以实现冗余。键合后测试可以解决一些可能触发切换互连通道的互连层面问题。在理解故障模型的基础上开发的算法测试也可以用于评估互连缺陷。


3. 采用芯片生命周期管理策略


UCIe接口是Multi-Die系统中芯片之间进行功能通信的主要接口。由于UCIe接口以非常高的速度运行并且是通信的关键路径,因此必须在整个生命周期内对其进行监测和管理。通过监测UCIe的运行状况,可以为汽车、医疗等领域的安全关键型应用提供巨大帮助。例如,在自动驾驶汽车应用中,通过对UCIe的运行状况进行监测,可以让车主及时进行预防性维修,或者提醒车主到店维修,以防在高速道路上发生故障。


新思科技芯片生命周期管理(SLM)系列可在运行期间主动监测UCIe接口,发现通道信号质量下降,即在通道发生故障之前予以修复。此外,它还提供内置自测(BIST),可检测软错误或硬错误以采取纠正措施。


结语


芯片设计正在发生转变。为Multi-Die系统采用UCIe标准只是实现无缝连接和互操作性的第一步。要想驾驭先进Multi-Die系统设计中的复杂性,遵守UCIe标准中的要求是关键。如果想要进一步探索UCIe,或了解新思科技如何助力简化Multi-Die系统设计流程,欢迎查阅新思科技官网,或点击“阅读原文”,了解Multi-Die系统解决方案









原文标题:设计更简单,运行更稳健,UCIe标准如何“拿捏”Multi-Die系统?

文章出处:【微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 新思科技
    +关注

    关注

    5

    文章

    979

    浏览量

    52989

原文标题:设计更简单,运行更稳健,UCIe标准如何“拿捏”Multi-Die系统?

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    安科瑞新能源配套:并网更稳、用电省、运维

    的新能源配套解决方案,直击行业痛点,真正实现并网更稳、用电省、运维简,为工商业、园区、电站等全场景新能源项目保驾护航。
    的头像 发表于 04-10 16:38 121次阅读
    安科瑞新能源配套:并网<b class='flag-5'>更稳</b>、用电<b class='flag-5'>更</b>省、运维<b class='flag-5'>更</b>简

    新思科技携手Socionext实现3DIC芯片成功流片

    在交付高性能、低功耗芯片的过程中——尤其是用于人工智能(AI)和高性能计算(HPC)应用的 3D Multi-Die 设计——设计和开发的速度至关重要。
    的头像 发表于 03-19 12:35 721次阅读
    新思科技携手Socionext实现3DIC芯片成功流片

    软件定义的硬件辅助验证如何助力AI芯片开发

    的复杂度呈指数级增长,传统验证方法难以满足 AI 工作负载对 IP、子系统、芯粒以及 Multi-Die 验证的需求。
    的头像 发表于 12-29 11:17 770次阅读
    软件定义的硬件辅助验证如何助力AI芯片开发

    光伏 + 风电 + 储能协同利器!ACCU-100让微电网更稳

    安科瑞ACCU-100 微电网协调控制器给出了*优解 —— 作为专为微电网量身打造的智能调控核心,它以强大的协同能力,让微电网运行更稳定、经济。
    的头像 发表于 12-25 15:17 668次阅读
    光伏 + 风电 + 储能协同利器!ACCU-100让微电网<b class='flag-5'>更稳</b><b class='flag-5'>更</b>省

    新思科技Multi-Die方案助力车企迈向汽车电子新时代

    汽车行业正加速驶向智能座舱、电驱与完全自动驾驶并存的未来。背后的核心挑战在于:如何设计能够在车辆生命周期内实现更好性能与高可靠性的芯片。
    的头像 发表于 12-17 10:19 521次阅读

    TQKIT开发板工具让系统功能调用简单

    TQKIT开发板工具,将复杂的系统控制能力以接口形式开放给开发者,让系统功能调用简单
    的头像 发表于 12-08 09:27 537次阅读
    TQKIT开发板工具让<b class='flag-5'>系统</b>功能调用<b class='flag-5'>更</b><b class='flag-5'>简单</b>

    新思科技助力UCIe 3.0快速落地

    芯片已从单一整体式芯片发展为集成多个芯粒的 Multi-Die 设计,其中每个芯粒都针对处理、内存和数据传输等特定功能进行了优化。
    的头像 发表于 11-30 10:01 858次阅读

    UCIe协议代际跃迁驱动开放芯粒生态构建

    在芯片技术从 “做大单片” (单片SoC)向 “小芯片组合” (芯粒式设计)转型的当下,一套统一的互联标准变得至关重要。UCIe协议便是一套芯粒芯片互联的 “通用语言”。
    的头像 发表于 11-14 14:32 1635次阅读
    <b class='flag-5'>UCIe</b>协议代际跃迁驱动开放芯粒生态构建

    新思科技以AI驱动EDA加速Multi-Die创新

    Multi-Die设计将多个异构或同构裸片无缝集成在同一封装中,大幅提升了芯片的性能和能效,因而在高性能计算(HPC)、人工智能(AI)、数据分析、先进图形处理和其他要求严苛的应用领域中至关重要。
    的头像 发表于 11-07 10:17 874次阅读

    面向芯粒设计的最佳实践

    半导体领域正经历快速变革,尤其是在人工智能(AI)爆发式增长、对更高处理性能及能效需求持续攀升的背景下。传统的片上系统(SoC)设计方案在尺寸与成本方面逐渐触及瓶颈。此时,Multi-Die设计应运而生,将SoC拆分为多个称为芯粒的芯片,并集成到单一封装内,成功突破了上述
    的头像 发表于 10-24 16:25 1247次阅读

    Cadence基于台积电N4工艺交付16GT/s UCIe Gen1 IP

    我们很高兴展示基于台积电成熟 N4 工艺打造的 Gen1 UCIe IP 的 16GT/s 眼图。该 IP 一次流片成功且眼图清晰开阔,为寻求 Die-to-Die连接的客户再添新选择。
    的头像 发表于 08-25 16:48 2245次阅读
    Cadence基于台积电N4工艺交付16GT/s <b class='flag-5'>UCIe</b> Gen1 IP

    不止 “接口多”,ECM-C114 核心板让医疗设备 “联得通、跑得更稳

    ECM-C114 核心板以强劲算力、智能控制与灵活扩展,助力智慧医疗设备实现“联动畅、运行更稳、拓展更广”
    的头像 发表于 08-12 18:00 1842次阅读
    不止 “接口多”,ECM-C114 核心板让医疗设备 “联得<b class='flag-5'>更</b>通、跑得<b class='flag-5'>更稳</b>”

    新思科技UCIe IP解决方案实现片上网络互连

    通用芯粒互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸片
    的头像 发表于 08-04 15:17 2937次阅读

    新思科技网页端虚拟原型工具的工作流程

    片上系统(SoC)和基于芯粒的半导体的复杂性持续增长。随着Multi-Die架构、AI加速器和日益增加的内存带宽成为常态,在设计周期的早期解决性能和功耗问题变得尤为重要。
    的头像 发表于 08-04 15:08 1071次阅读
    新思科技网页端虚拟原型工具的工作流程

    新思科技与三星深化合作加速AI和Multi-Die设计

    新思科技近日宣布,正与三星代工厂持续紧密合作,为先进边缘AI、HPC和AI应用的下一代设计提供强大支持。双方合作助力共同客户实现复杂设计的成功流片,并缩短设计周期。这些客户可以借助适用于SF2P工艺的经认证EDA流程优化功耗、性能和面积(PPA),并通过三星最新先进工艺技术支持的高质量IP产品组合可有效降低IP集成风险。
    的头像 发表于 07-18 13:54 1147次阅读