0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Multi-Die系统设计里程碑:UCIe PHY IP在台积公司N3E工艺上成功流片

新思科技 来源:未知 2023-05-25 06:05 次阅读
新思科技一直与台积公司保持合作,利用台积公司先进的FinFET工艺提供高质量的IP。近日,新思科技宣布在台积公司的N3E工艺上成功完成了Universal Chiplet Interconnect Express (UCIe) PHY IP流片。UCIe IP是Multi-Die系统的一个关键组成部分,它使开发者能够在封装中实现安全和鲁棒的Die-to-Die连接,并提供高带宽、低功耗和低延迟。台积公司设计基础架构管理事业部负责人Dan Kochpatcharin表示:“台积公司一直与新思科技保持密切合作,共同推动半导体技术发展,为面向各种应用开发复杂的新型电子产品铺平道路。新思科技UCIe PHY IP在我们最先进的N3E工艺上成功流片是我们双方长期合作的最新里程碑,有助于设计团队实现Multi-Die系统的关键优势。由于该UCIe PHY IP采用台积公司的N3E工艺,这也就意味着开发者可以在3DIC设计中采用台积公司的3DFabric全系列3D芯片堆叠和先进封装技术。”UCIe联盟(负责制定和推进UCIe标准)主席Debendra Das Sharma博士表示:“Multi-Die系统现已成为半导体行业的主流,而UCIe技术则对该系统设计的成功与否起着至关重要的作用。我们很高兴看到联盟成员开发出这样的解决方案,帮助推动该标准的普及和创建强大的Die-to-Die连接解决方案。”

如今,由于系统和扩展复杂性不断增加,高性能计算(HPC)、人工智能和汽车等应用的变革前景充满了挑战,而Multi-Die系统(集成多个异构裸片或小芯片)可以帮助应对。通过在单个封装中集成多个裸片,开发者可以高效地创造功能更加先进的创新产品,重复使用经验证的裸片以降低风险,缩短产品上市时间,并快速打造系统功耗和性能都经过优化的新产品型号。随着先进封装技术的出现,再加上基于标准的IP以及针对此类架构优化的芯片设计和验证工具流程等等,Multi-Die系统的开发变得更加简单。

随着市场对该架构的需求日益增长,加上支持该架构的生态系统不断发展和成熟,2023年是Multi-Die系统发展中极为重要的一年。通过与生态系统的密切合作,新思科技提供了一个包含IP和EDA工具的综合解决方案,帮助简化这些系统的开发工作。

UCIe:互操作性的基石

UCIe与其他新兴Die-to-Die规范不同的是,它为Die-to-Die互连定义了一个完整的堆栈。这确保了兼容设备之间的互操作性。该标准提供了非常引人注目的性能指标,并支持各种先进封装(硅中介层、硅桥和RDL扇出)和标准封装(有机基板和层压板)。在UCIe涵盖的三个堆栈层中,PHY层为封装介质提供电接口

单片片上系统(SoC)的设计过程通常是按照从IP到芯片再到封装的顺序进行的。但在设计Multi-Die系统时,开发者需要采用整体性方法,以便考虑所有相互依赖关系。换言之,裸片接口设计与要采用的封装之间紧密相关。新思科技的UCIe PHY IP采用了一种灵活的架构,能够同时支持先进和标准的封装技术,带宽效率最高可达5Tbps/mm。该IP是完整UCIe解决方案的一部分,包括控制器IP和验证IP。UCIe控制器IP支持PCI Express和CXL等通用协议,并通过流媒体协议实现安全、低延迟的NoC到NoC链接。UCIe验证解决方案、验证IP及用于仿真硬件辅助平台的事务处理器,包括ZeBu硬件加速系统和HAPS原型解决方案,可以帮助基于UCIe的互连系统更快地实现验证收敛。

UCIe PHY IP是与新思科技3DIC Compiler平台协同开发的,旨在提供专门的实现方案来使2.5D异构集成的UCIe布线实现自动化,从而提高生产力。

新思科技是UCIe联盟的成员,与其他行业领导者一起为该规范的制定做出了贡献。新思科技在Multi-Die系统架构方面拥有深厚的专业知识,其综合Multi-Die系统解决方案就是一个很好的例证。该解决方案旨在帮助开发者更快地集成异构芯片。新思科技将继续与台积公司合作,使UCIe IP适配更多的工艺节点和封装技术,同时也会与其他主要代工厂开展类似的合作。新思科技的IP产品组合提供完整的Die-to-Die IP解决方案,包括112G XSR控制器和PHY IP以及高级接口总线(AIB)PHY IP。

驱动Multi-Die系统设计

取得成功

随着各种计算密集型应用的出现,市场对芯片的需求不断增长,然而单片SoC制造已经接近了极限尺寸。Multi-Die系统为此提供了一种解决方案,它不仅能以经济高效的方式快速扩展系统功能,而且还能降低风险和系统功耗,并缩短产品上市时间。我们已经在市场上发现了数十种Multi-Die系统设计,很明显,这种架构正迅速成为芯片设计的首选架构,特别是对从事HPC、超大规模数据中心、高等级自动驾驶汽车和移动设备的设计团队而言。

为了推动Multi-Die系统的发展,市场上出现了许多先进的技术,UCIe就是其中之一。通过确保互操作性,UCIe随时准备为真正开放的Multi-Die生态系统铺平道路。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 新思科技
    +关注

    关注

    5

    文章

    716

    浏览量

    50066

原文标题:Multi-Die系统设计里程碑:UCIe PHY IP在台积公司N3E工艺上成功流片

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    探讨UCIe协议与技术应用

    UCIe 具有封装集成不同Die的能力,这些Die可以来自不同的晶圆厂、采用不同的设计和封装方式。
    发表于 03-11 14:22 99次阅读
    探讨<b class='flag-5'>UCIe</b>协议与技术应用

    芯砺智能Chiplet Die-to-Die互连IP芯片成功回片

    芯砺智能近日宣布,其全自研的Chiplet Die-to-Die互连IP(CL-Link)芯片一次性流片成功并顺利点亮。这一重大突破标志着芯砺智能在异构集成芯片领域取得了领先地位,为人工智能时代的算力基础设施建设提供了更加多元灵
    的头像 发表于 01-18 16:03 517次阅读

    如何轻松搞定高性能Multi-Die系统

    2D芯片设计中通常为二阶或三阶的效应,在Multi-Die系统中升级为主要效应。
    的头像 发表于 12-19 17:24 274次阅读

    Multi-Die系统验证很难吗?Multi-Die系统验证的三大挑战

    在当今时代,摩尔定律带来的收益正在不断放缓,而Multi-Die系统提供了一种途径,通过在单个封装中集成多个异构裸片(小芯片),能够为计算密集型应用降低功耗并提高性能。
    的头像 发表于 12-12 17:19 687次阅读

    Multi-Die系统,掀起新一轮技术革命!

    利用Multi-Die系统能实现异构集成,并且利用较小Chiplet实现更高良率,更小的外形尺寸和紧凑的封装,降低系统的功耗和成本。Ansys半导体产品研发主管Murat Becer指出:“3DIC正在经历爆炸性增长,我们预计今
    的头像 发表于 11-29 16:35 328次阅读

    使用UCIe IP确保多Die系统可靠性

    Die(晶粒)系统由多个专用功能晶粒(或小芯片)组成,这些晶粒组装在同一封装中,以创建完整的系统。多晶粒系统最近已经成为克服摩尔定律放缓的解决方案,生产保证较高良率,提供一种扩展封装
    的头像 发表于 11-16 17:29 261次阅读
    使用<b class='flag-5'>UCIe</b> <b class='flag-5'>IP</b>确保多<b class='flag-5'>Die</b><b class='flag-5'>系统</b>可靠性

    VisionFive 2成功集成Android开源项目(AOSP)!

    非常高兴地向各位宣布,赛昉VisionFive 2上已成功集成了Android开源项目(AOSP),为用户带来了更多的软件解决方案以及与Android软件生态系统的无缝集成。这一里程碑源于与开源社区
    发表于 10-16 13:11

    VCS:助力英伟达开启Multi-Die系统仿真二倍速

    但是,Multi-Die系统开发本身也有挑战,验证方面尤其困难重重。验证过程必须非常详尽,才能发现严重错误并实现高性能设计。因此,2.5D或3D芯片技术对验证过程的影响可能超乎人们的想象。
    的头像 发表于 09-26 17:38 756次阅读
    VCS:助力英伟达开启<b class='flag-5'>Multi-Die</b><b class='flag-5'>系统</b>仿真二倍速

    Cadence扩大TSMC N3E制程IP产品组合,推出新一代224G-LR SerDes IP,助力超大规模SoC设计

    、64G-LR 多协议 PHY、LPDDR5x/5、GDDR7/6 和 UCIe 中国上海,2023 年 9 月 26 日——楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布扩大其在 TSMC 3nm(
    的头像 发表于 09-26 10:10 367次阅读

    如何成功实现Multi-Die系统的方法学和技术

    Multi-Die系统的基础构建,亦是如此,全部都需要细致入微的架构规划。 对于复杂的Multi-Die系统而言,从最初就将架构设计得尽可能正确尤为关键。
    的头像 发表于 09-22 11:07 381次阅读

    新思科技IP成功在台公司3nm工艺实现流片

    基于台积公司N3E工艺技术的新思科技IP能够为希望降低集成风险并加快首次流片成功的芯片制造商建立竞争优势
    的头像 发表于 08-24 17:37 694次阅读

    多芯片系统成功的关键:保证可测试性

    近年来,随着摩尔定律的放缓,多芯片系统Multi-die)解决方案崭露头角,为芯片功能扩展提供了一条制造良率较高的路径。
    的头像 发表于 08-16 14:43 666次阅读
    多芯片<b class='flag-5'>系统</b><b class='flag-5'>成功</b>的关键:保证可测试性

    设计更简单,运行更稳健,UCIe标准如何“拿捏”Multi-Die系统

    小芯片针对每个功能组件进行了优化。虽然Multi-Die系统具有更高的灵活性并在系统功耗和性能方面表现优异,但也带来了极高的设计复杂性。 通用芯粒互连技术(UCIe)标准于2022年3
    的头像 发表于 07-14 17:45 687次阅读

    芯片也能“开天眼”?新思科技携手台积公司实现SLM PVT监控IP流片

    的“耳目”。 新思科技一直走在芯片监控解决方案的前沿,而这些解决方案是新思科技芯片生命周期管理(SLM)系列的一部分。最近, 新思科技在台公司N5和N3E工艺上完成了PVT监控
    的头像 发表于 07-11 17:40 570次阅读

    IP和Chiplet 解决算力扩展与高速互联问题

    我们Chiplet产品的切入点是Die-to-Die*接口IP,目前在国际巨头Intel的牵头下成立了UCIe联盟,我们公司也是成员之一。我们第一代兼容
    的头像 发表于 05-16 14:39 808次阅读
    用<b class='flag-5'>IP</b>和Chiplet 解决算力扩展与高速互联问题