0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Multi-Die系统设计里程碑:UCIe PHY IP在台积公司N3E工艺上成功流片

新思科技 来源:未知 2023-05-25 06:05 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

新思科技一直与台积公司保持合作,利用台积公司先进的FinFET工艺提供高质量的IP。近日,新思科技宣布在台积公司的N3E工艺上成功完成了Universal Chiplet Interconnect Express (UCIe) PHY IP流片。UCIe IP是Multi-Die系统的一个关键组成部分,它使开发者能够在封装中实现安全和鲁棒的Die-to-Die连接,并提供高带宽、低功耗和低延迟。台积公司设计基础架构管理事业部负责人Dan Kochpatcharin表示:“台积公司一直与新思科技保持密切合作,共同推动半导体技术发展,为面向各种应用开发复杂的新型电子产品铺平道路。新思科技UCIe PHY IP在我们最先进的N3E工艺上成功流片是我们双方长期合作的最新里程碑,有助于设计团队实现Multi-Die系统的关键优势。由于该UCIe PHY IP采用台积公司的N3E工艺,这也就意味着开发者可以在3DIC设计中采用台积公司的3DFabric全系列3D芯片堆叠和先进封装技术。”UCIe联盟(负责制定和推进UCIe标准)主席Debendra Das Sharma博士表示:“Multi-Die系统现已成为半导体行业的主流,而UCIe技术则对该系统设计的成功与否起着至关重要的作用。我们很高兴看到联盟成员开发出这样的解决方案,帮助推动该标准的普及和创建强大的Die-to-Die连接解决方案。”

如今,由于系统和扩展复杂性不断增加,高性能计算(HPC)、人工智能和汽车等应用的变革前景充满了挑战,而Multi-Die系统(集成多个异构裸片或小芯片)可以帮助应对。通过在单个封装中集成多个裸片,开发者可以高效地创造功能更加先进的创新产品,重复使用经验证的裸片以降低风险,缩短产品上市时间,并快速打造系统功耗和性能都经过优化的新产品型号。随着先进封装技术的出现,再加上基于标准的IP以及针对此类架构优化的芯片设计和验证工具流程等等,Multi-Die系统的开发变得更加简单。

随着市场对该架构的需求日益增长,加上支持该架构的生态系统不断发展和成熟,2023年是Multi-Die系统发展中极为重要的一年。通过与生态系统的密切合作,新思科技提供了一个包含IP和EDA工具的综合解决方案,帮助简化这些系统的开发工作。

UCIe:互操作性的基石

UCIe与其他新兴Die-to-Die规范不同的是,它为Die-to-Die互连定义了一个完整的堆栈。这确保了兼容设备之间的互操作性。该标准提供了非常引人注目的性能指标,并支持各种先进封装(硅中介层、硅桥和RDL扇出)和标准封装(有机基板和层压板)。在UCIe涵盖的三个堆栈层中,PHY层为封装介质提供电气接口

单片片上系统(SoC)的设计过程通常是按照从IP到芯片再到封装的顺序进行的。但在设计Multi-Die系统时,开发者需要采用整体性方法,以便考虑所有相互依赖关系。换言之,裸片接口设计与要采用的封装之间紧密相关。新思科技的UCIe PHY IP采用了一种灵活的架构,能够同时支持先进和标准的封装技术,带宽效率最高可达5Tbps/mm。该IP是完整UCIe解决方案的一部分,包括控制器IP和验证IP。UCIe控制器IP支持PCI Express和CXL等通用协议,并通过流媒体协议实现安全、低延迟的NoC到NoC链接。UCIe验证解决方案、验证IP及用于仿真和硬件辅助平台的事务处理器,包括ZeBu硬件加速系统和HAPS原型解决方案,可以帮助基于UCIe的互连系统更快地实现验证收敛。

UCIe PHY IP是与新思科技3DIC Compiler平台协同开发的,旨在提供专门的实现方案来使2.5D异构集成的UCIe布线实现自动化,从而提高生产力。

新思科技是UCIe联盟的成员,与其他行业领导者一起为该规范的制定做出了贡献。新思科技在Multi-Die系统架构方面拥有深厚的专业知识,其综合Multi-Die系统解决方案就是一个很好的例证。该解决方案旨在帮助开发者更快地集成异构芯片。新思科技将继续与台积公司合作,使UCIe IP适配更多的工艺节点和封装技术,同时也会与其他主要代工厂开展类似的合作。新思科技的IP产品组合提供完整的Die-to-Die IP解决方案,包括112G XSR控制器和PHY IP以及高级接口总线(AIB)PHY IP。

驱动Multi-Die系统设计

取得成功

随着各种计算密集型应用的出现,市场对芯片的需求不断增长,然而单片SoC制造已经接近了极限尺寸。Multi-Die系统为此提供了一种解决方案,它不仅能以经济高效的方式快速扩展系统功能,而且还能降低风险和系统功耗,并缩短产品上市时间。我们已经在市场上发现了数十种Multi-Die系统设计,很明显,这种架构正迅速成为芯片设计的首选架构,特别是对从事HPC、超大规模数据中心、高等级自动驾驶汽车和移动设备的设计团队而言。

为了推动Multi-Die系统的发展,市场上出现了许多先进的技术,UCIe就是其中之一。通过确保互操作性,UCIe随时准备为真正开放的Multi-Die生态系统铺平道路。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 新思科技
    +关注

    关注

    5

    文章

    979

    浏览量

    52989

原文标题:Multi-Die系统设计里程碑:UCIe PHY IP在台积公司N3E工艺上成功流片

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    上扬软件迎来成立25周年的里程碑时刻

    时光落笔,新程再启。2026年3月底,我们迎来了公司成立25周年的里程碑时刻。
    的头像 发表于 04-01 13:49 368次阅读

    新思科技携手Socionext实现3DIC芯片成功

    在交付高性能、低功耗芯片的过程中——尤其是用于人工智能(AI)和高性能计算(HPC)应用的 3D Multi-Die 设计——设计和开发的速度至关重要。
    的头像 发表于 03-19 12:35 722次阅读
    新思科技携手Socionext实现<b class='flag-5'>3</b>DIC芯片<b class='flag-5'>成功</b><b class='flag-5'>流</b><b class='flag-5'>片</b>

    中软国际在金融科技出海征程再添关键里程碑

    近日,中软国际金融业务集团成功斩获马来西亚某知名数字银行移动应用开发项目。该项目是金融业务集团在东南亚区域突破的又一家核心数字银行客户,为公司金融科技出海征程再添关键里程碑
    的头像 发表于 02-06 18:06 2557次阅读

    小华半导体车规处理器XC38成功

    新年伊始,小华半导体汽车事业部迎来重大喜讯,匠心打造的XC38经过内部严格测试验证,正式宣布XC38成功。这一里程碑事件,表明小华半导体车规MCU开始进入中高端功能安全ASIL-D
    的头像 发表于 02-02 16:25 3956次阅读
    小华半导体车规处理器XC38<b class='flag-5'>流</b><b class='flag-5'>片</b><b class='flag-5'>成功</b>

    Cadence公司成功第三代UCIe IP解决方案

    为推动小芯片创新的下一波浪潮,Cadence 成功其第三代通用小芯片互连技术(UCIeIP 解决方案,
    的头像 发表于 12-26 09:59 542次阅读
    Cadence<b class='flag-5'>公司</b><b class='flag-5'>成功</b><b class='flag-5'>流</b><b class='flag-5'>片</b>第三代<b class='flag-5'>UCIe</b> <b class='flag-5'>IP</b>解决方案

    新思科技助力UCIe 3.0快速落地

    芯片已从单一整体式芯片发展为集成多个芯粒的 Multi-Die 设计,其中每个芯粒都针对处理、内存和数据传输等特定功能进行了优化。
    的头像 发表于 11-30 10:01 858次阅读

    新思科技以AI驱动EDA加速Multi-Die创新

    Multi-Die设计将多个异构或同构裸无缝集成在同一封装中,大幅提升了芯片的性能和能效,因而在高性能计算(HPC)、人工智能(AI)、数据分析、先进图形处理和其他要求严苛的应用领域中至关重要。
    的头像 发表于 11-07 10:17 874次阅读

    新思科技LPDDR6 IP在台公司N2P工艺成功

    新思科技近期宣布,其LPDDR6 IP在台公司 N2P 工艺
    的头像 发表于 10-30 14:33 2183次阅读
    新思科技LPDDR6 <b class='flag-5'>IP</b>已<b class='flag-5'>在台</b><b class='flag-5'>积</b><b class='flag-5'>公司</b><b class='flag-5'>N</b>2P<b class='flag-5'>工艺</b><b class='flag-5'>成功</b><b class='flag-5'>流</b><b class='flag-5'>片</b>

    新思科技斩获2025年台公司开放创新平台年度合作伙伴大奖

    涵盖AI辅助设计解决方案、EDA流程、射频设计迁移、Multi-Die设计测试、接口IP以及硅光电子技术等多个领域,充分彰显了双方合作在塑造半导体设计未来过程中所发挥的关键作用。
    的头像 发表于 10-24 16:31 1394次阅读

    Cadence基于台N4工艺交付16GT/s UCIe Gen1 IP

    我们很高兴展示基于台电成熟 N4 工艺打造的 Gen1 UCIe IP 的 16GT/s 眼图。该 I
    的头像 发表于 08-25 16:48 2245次阅读
    Cadence基于台<b class='flag-5'>积</b>电<b class='flag-5'>N</b>4<b class='flag-5'>工艺</b>交付16GT/s <b class='flag-5'>UCIe</b> Gen1 <b class='flag-5'>IP</b>

    新思科技与TeraSignal在光网络领域达成两大里程碑

    新思科技与TeraSignal在光网络领域达成两大里程碑,展示了基于线性光学技术的PCIe 6.x和112 Gbps以太网的无缝互操作性。
    的头像 发表于 08-15 15:42 1181次阅读
    新思科技与TeraSignal在光网络领域达成两大<b class='flag-5'>里程碑</b>

    爱立信携手Telstra创下全新行业里程碑

    爱立信近日携手Telstra创下全新行业里程碑,在悉尼北部50多个商用5G-A站点成功部署自动载波聚合技术,使Telstra成为首个在商用网络环境中应用该功能的运营商。
    的头像 发表于 08-06 16:45 1.7w次阅读

    新思科技UCIe IP解决方案实现上网络互连

    通用芯粒互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸
    的头像 发表于 08-04 15:17 2937次阅读

    新思科技与三星深化合作加速AI和Multi-Die设计

    新思科技近日宣布,正与三星代工厂持续紧密合作,为先进边缘AI、HPC和AI应用的下一代设计提供强大支持。双方合作助力共同客户实现复杂设计的成功,并缩短设计周期。这些客户可以借助适用于SF2P
    的头像 发表于 07-18 13:54 1147次阅读

    AMD实现首个基于台N2制程的硅片里程碑

    代号为“Venice”的新一代AMD EPYC CPU是首款基于台电新一代N2制程的高性能计算产品。   AMD表示,其代号为“Venice”的新一代AMD EPYC™处理器是业界首款完成
    的头像 发表于 05-06 14:46 912次阅读
    AMD实现首个基于台<b class='flag-5'>积</b>电<b class='flag-5'>N</b>2制程的硅片<b class='flag-5'>里程碑</b>