0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

光子芯片公司如何轻松搞定复杂Multi-Die设计?

新思科技 来源:未知 2023-03-11 06:15 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

开发者在提升芯片性能和加速数据传输的道路上永远不会停歇,能够充分利用光的优势的光子学就是一个很好的切入方向。

曦智科技(Lightelligence)是全球领先的光子芯片和人工智能公司,成立于2017年。近,曦智科在开发一种复杂的Multi-Die系统级封装解决方案,致力于实现计算能力指数级提升的同时大幅降低能耗

在真实的机器学习(ML)工作负载下预测系统性能和功耗非常困难,因此开发团队需要一个现代化的解决方案来帮助定义执行ML工作负载的整个系统架构。理想情况下,该解决方案可以有效地对定制SoC(由数字组件、模拟组件和光学组件构成)的性能进行建模。

现在先进的SoC中都包含许多互联组件,这些都必须经过整体验证从而确保系统能够按预期运行。传统的方法是手动完成相关工作,包括使用静态电子表格计算。另一种方法则是使用新思科技的Platform Architect,一种动态仿真解决方案。Platform Architect不仅能够提供SoC架构分析还可以对性能和功耗进行优化。

曦智科已经在其SoC设计中使用了Platform Architect。借助该解决方案,曦智科的开发团队生成了AI工作负载模型来执行其应用要求规范,以创建硬件架构(包括总线网络拓扑)的性能模型。内置的分析工具让团队效率大幅提升。

曦智科表示,与基于电子表格的分析方法相比,Platform Architect解决方案的结果保真度更高,并且可以比传统方法更快地获得架构分析结果。

观看视频,了解曦智科是如何利用Platform Architect加速其复杂SoC的架构设计的。


声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 新思科技
    +关注

    关注

    5

    文章

    923

    浏览量

    52631

原文标题:光子芯片公司如何轻松搞定复杂Multi-Die设计?

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    新思科技助力UCIe 3.0快速落地

    芯片已从单一整体式芯片发展为集成多个芯粒的 Multi-Die 设计,其中每个芯粒都针对处理、内存和数据传输等特定功能进行了优化。
    的头像 发表于 11-30 10:01 350次阅读

    新思科技以AI驱动EDA加速Multi-Die创新

    Multi-Die设计将多个异构或同构裸片无缝集成在同一封装中,大幅提升了芯片的性能和能效,因而在高性能计算(HPC)、人工智能(AI)、数据分析、先进图形处理和其他要求严苛的应用领域中至关重要。
    的头像 发表于 11-07 10:17 319次阅读

    增加语音控制功能关注这几颗芯片轻松搞定

    增加语音控制功能关注这几颗芯片轻松搞定 目前感觉几乎所有的头部或者非头部的产品都在争先恐后的上语音控制功能,产品单价高的上离在线AI对话功能,产品单价低的上离线语音控制功能。为什么都在上语音控制功能
    的头像 发表于 08-19 16:46 615次阅读

    宏集HMI-4G套装,轻松搞定“数据上云+异地远程运维”

    工业现场设备分散、环境复杂、网络难部署?宏集 HMI-4G 套装一站搞定轻松打破数据孤岛,实现数据上云与远程运维。文末附有真实客户案例,欢迎查阅参考。
    的头像 发表于 08-14 16:46 858次阅读
    宏集HMI-4G套装,<b class='flag-5'>轻松</b><b class='flag-5'>搞定</b>“数据上云+异地远程运维”

    新思科技UCIe IP解决方案实现片上网络互连

    通用芯粒互连技术(UCIe)为半导体行业带来了诸多可能性,在Multi-Die设计中实现了高带宽、低功耗和低延迟的Die-to-Die连接。它支持定制HBM(cHBM)等创新应用,满足了I/O裸片
    的头像 发表于 08-04 15:17 2242次阅读

    新思科技网页端虚拟原型工具的工作流程

    片上系统(SoC)和基于芯粒的半导体的复杂性持续增长。随着Multi-Die架构、AI加速器和日益增加的内存带宽成为常态,在设计周期的早期解决性能和功耗问题变得尤为重要。
    的头像 发表于 08-04 15:08 681次阅读
    新思科技网页端虚拟原型工具的工作流程

    新思科技与三星深化合作加速AI和Multi-Die设计

    新思科技近日宣布,正与三星代工厂持续紧密合作,为先进边缘AI、HPC和AI应用的下一代设计提供强大支持。双方合作助力共同客户实现复杂设计的成功流片,并缩短设计周期。这些客户可以借助适用于SF2P工艺
    的头像 发表于 07-18 13:54 742次阅读

    利用新思科技Multi-Die解决方案加快创新速度

    Multi-Die设计是一种在单个封装中集成多个异构或同构裸片的方法,虽然这种方法日益流行,有助于解决与芯片制造和良率相关的问题,但也带来了一系列亟待攻克的复杂性和变数。尤其是,开发者必须努力确保
    的头像 发表于 02-25 14:52 1102次阅读
    利用新思科技<b class='flag-5'>Multi-Die</b>解决方案加快创新速度

    新思科技助力下一代数据中心AI芯片设计

    Multi-Die设计正成为增强数据中心现代计算性能、可扩展性和灵活性的关键解决方案。通过将传统的单片设计拆分为更小的异构或同构芯片(也称小芯片),开发者可以针对特定任务优化每个组件,进而
    的头像 发表于 02-20 09:17 833次阅读
    新思科技助力下一代数据中心AI<b class='flag-5'>芯片</b>设计

    新思科技与英特尔携手完成UCIe互操作性测试

    IP(知识产权)的40G UCIe解决方案。这一成果标志着新思科技在Multi-Die(多芯片组件)解决方案领域取得了重大进展,进一步巩固了其在技术创新先驱中的领先地位。 一直以来,新思科技都专注于为
    的头像 发表于 02-18 14:18 772次阅读

    新思科技全新40G UCIe IP解决方案助力Multi-Die设计

    随着物理极限开始制约摩尔定律的发展,加之人工智能不断突破技术边界,计算需求和处理能力要求呈现爆发式增长。为了赋能生成式人工智能应用,现代数据中心不得不采用Multi-Die设计,而这又带来了许多技术要求,包括高带宽和低功耗Die-to-Die连接。
    的头像 发表于 02-18 09:40 812次阅读

    新思科技助力晶圆代工厂迎接Multi-Die设计浪潮

    过去几十年来,单片芯片一直是推动技术进步的主力。但就像工业革命期间,役畜被更高效强大的机器所取代一样,半导体行业如今也处于类似变革的阶段。
    的头像 发表于 02-15 10:57 953次阅读

    RK3576有多强?实测三屏八摄像头轻松搞定

    RK3576参数强劲RK3576是瑞芯微推出的一款高性能AIoT处理器,这款芯片以其卓越的计算能力、多屏幕支持、强大的视频编解码能力和高效的协处理器而闻名。三屏8摄像头轻松搞定米尔基于他们推出
    的头像 发表于 01-16 08:06 1174次阅读
    RK3576有多强?实测三屏八摄像头<b class='flag-5'>轻松</b><b class='flag-5'>搞定</b>

    利用Multi-Die设计的AI数据中心芯片对40G UCIe IP的需求

    。为了快速可靠地处理AI工作负载,Multi-Die设计中的Die-to-Die接口必须兼具稳健、低延迟和高带宽特性,最后一点尤为关键。本文概述了利用Multi-Die设计的AI数据中心芯片
    的头像 发表于 01-09 10:10 1634次阅读
    利用<b class='flag-5'>Multi-Die</b>设计的AI数据中心<b class='flag-5'>芯片</b>对40G UCIe IP的需求

    新思科技Multi-Die系统如何满足现代计算需求

    的处理需求。为此,我们不断创新工程技术,Multi-Die系统也应运而生。这种在单一封装中实现异构集成的技术突破,不仅带来了更优越的系统功耗和性能,还提高了产品良率,加速了更多系统功能的整合。
    的头像 发表于 12-19 10:34 979次阅读