0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Integrity 3D-IC 的特色功能

Cadence楷登 来源:Cadence楷登 作者:Cadence楷登 2022-09-06 14:19 次阅读

Integrity 3D-IC 平台

提供了一系列三维堆叠设计流程,通过将二维芯片网表分解成双层的三维堆叠结构,用户可以探索三维堆叠裸片系统相对于传统二维设计的性能优势,改善内存延迟,实现性能突破。

从二维设计中分离出存储单元,并自动将其划分为两个工艺层,上层放置存储单元 Macro Cells,下层放置逻辑运算单元 Standard Cells。该流程可以实现两个裸片同时进行的时序驱动单元摆放。用户还可以进一步运行标准的实现步骤,如时钟树综合、时序优化、布线等,将其作为传统布局布线流程来完成三维堆叠设计实现。

今天我们来介绍 Integrity 3D-IC 的特色功能之一:

Memory-on-Logic 三维芯片堆叠设计流程

What is Memory-on-Logic?

Memory 指的是记忆存储单元;Logic 指的是运算单元或处理单元。

Memory-on-logic(MoL)堆叠顾名思义,就是将存储单元通过三维堆叠的设计方式,放置在运算单元所在裸片的上层裸片中,从而实现三维集成电路的三维堆叠结构。

Why is Memory-on-Logic?

我们现在正处于高速发展的人工智能时代,对计算机算力的需求日益旺盛,同时也对相关的集成电路芯片提出了更高的性能要求。

然而算力需求的快速增长和有限的算力提升速度形成了尖锐的矛盾,其具体表现在两个方面:一是如今的摩尔定律越来越难以维系,器件尺寸微缩越来越困难;二个是现有的计算机架构——冯诺依曼存算分离架构的缺陷开始凸显,出现了所谓的内存墙限制(Memory Wall Limitation)。

MoL 三维堆叠结构为上述瓶颈提供了解决思路。对于后摩尔时代背景下的工艺瓶颈,三维堆叠可以有效提升单位投影面积中晶体管的数目,3D-IC 从方法学角度提供了一种延续摩尔定律的可能;对于存算分离所引起的内存墙限制,通过把存储单元通过三维堆叠放置到逻辑运算单元的正上方,尽可能缩短数据传输距离,从而进一步提升芯片性能,降低数据传输的功耗。此外,通过 3D-IC Memory-on-Logic 结构还可以对上下裸片采用不同的工艺制程,从而降低整体芯片的制造成本。

How to do Memory-on-Logic?

后端实现流程如下图所示,对比传统二维芯片,三维 MoL 芯片基于 3D-IC 专用物理后端实现平台——Integrity 3D-IC,从 floorplan 阶段开始就加入 3D-IC 的设计方法,通过 3D Mixed Placer 引擎同时进行 Macro Cells 和 Standard Cells 的自动布局,建立 Pseudo-3D 时序收敛流程,从而实现 3D-IC MoL 的迭代优化、时钟树综合、自动绕线等步骤,在签核阶段还可以通过 Integrity 3D-IC 平台来调用各类 Signoff 工具实现各项签核。

6b4a1524-2d9a-11ed-ba43-dac502259ad0.png

1. 3D Mixed Placement

规划 Floorplan 是传统数字后端实现流程早期的一个重要阶段,主要目标之一便是 Macro Cells 的放置。传统 Floorplan 的规划需要经过设计工程师多次的设计迭代,从而获得一个互连线长尽量短、时序尽量收敛的 Floorplan 以供之后阶段进行自动布局布线。如今,采用 Mixed Placement 实现流程,Macro Cells 和 Standard Cells 通过由拥塞、互连线长和时序驱动的 Mixed Placer 引擎同时进行放置,与传统流程相比,Mixed Placement 可以大量减少设计工程师的手动工作量,从而实现更短的项目实现时间,并达到相当甚至更好的性能质量。而在最新的 Integrity 3D-IC 实现平台,Mixed Placement 功能可以完美继承到 3D-IC MoL 实现流程中,在进行 3D-IC Placement 的过程中帮助工程师用尽可能短的时间,获得满足要求的 Floorplan。3D-IC MoL Mixed Placement 引擎同样由时序驱动,同时摆放 Macro Cells 和 Standard Cells,同时如图中所示,还能支持在上层裸片中 80% 以上的高密度放置。

6b79da70-2d9a-11ed-ba43-dac502259ad0.png

2. Pseudo-3D Timing Closure Flow

在完成初步的 3D-IC MoL Floorplan 之后,可以在 Integrity 3D-IC 平台中通过命令来建立 Pseudo-3D 时序收敛流程,完成 3D-IC MoL 的版图实现。主要分为 3D 层次化结构的重建、Bump 物理位置分配、Pseudo-3D 自动布局布线、以及 3D-IC 数据库的建立。

01 重建 3D 层次化结构

相较于传统芯片的设计,3D-IC 设计的层次化结构的不同是显而易见的。3D-IC 设计由于会将芯片分为上下两个裸片—— Top Die 和 Bottom Die,天生就需要建立两个单元模块。工具会根据用户的设定,建立两个新的 Top-Level hInsts,随后将所有设计中的 Macro Cells 归入 Top hInst 中;剩下所有的 Standard Cells,在保留原有的层次化结构的基础上,全部归入Bottom hInst 中,其下级可继承保持原始设计中的所有层次化结构。

02 分配 Bump 物理位置

从结构层面上实现三维分组之后,三维堆叠的互连问题也必须考虑。为了将上下裸片连接起来,最常用的方式是在顶部金属层上通过微米量级尺寸的 Micro Bump 实现上下层“面对面”(Face-to-Face)的堆叠连接,由此实现数据和电源电信号跨层传输。在 Pseudo-3D 流程中,所选用的 Bump Cells 的物理位置需要在做实际绕线之前就固定好,并记录其坐标信息。设计者不需要手动分配规划 Bump 的位置,Integrity 3D-IC 可以自动地将 Bump 逻辑连接关系插入跨层的时序路径中,并能根据设计师提供的 Floorplan 中单元的已有位置,同时在上下两个裸片上,智能地分配和优化 Bump Cells 的物理位置,做到高效的流程,自动的实现,智能的优化。

6bceaec4-2d9a-11ed-ba43-dac502259ad0.png

03 Pseudo-3D 自动布局布线

工作准备就绪后,我们就可以利用带有 Bump Cells 信息的 Pseudo-3D Floorplan 进行自动布局布线,Integrity 3D-IC 平台可以调用各种相应的传统二维布局布线引擎,完成 Placement、CTS、Routing 以及相应的设计优化。同时,Integrity 3D-IC 也可以支持跨层的时序路径的报告分析,支持显示例化单元 Instances 和路径所在的结构层级,帮助工程师完成静态时序分析。此外,Integrity 3D-IC 还支持跨层路径的并行时序优化,确保 3D-IC 设计的时序收敛。

6bf2effa-2d9a-11ed-ba43-dac502259ad0.png

04 建立 3D-IC 数据库

最后一步,根据优化后的自动布局布线结果,建立 3D-IC 专用数据库——Hierarchical Database(HDB)。这个数据库中就包含了包括整个设计的工艺库信息,3D-IC 的堆叠信息,Bump 坐标信息,物理布局布线等设计信息等等。在通过Integrity 3D-IC 创建好用以明确 3D-IC 的堆叠对应信息的 Stacked Config 文件之后,需要将完成了布局布线的 pseudo-3D 数据库进行 Partition 拆分操作,将它按照上下裸片拆分成两个数据库,即 Top Die Database 和 Bottom Die Database。

6c33c624-2d9a-11ed-ba43-dac502259ad0.png

将这两个完成 Partition 拆分的数据库以及 Stacked Config 文件读入 Integrity 3D-IC 中,合成创建 HDB 数据库。在 Integrity 3D-IC 平台中加载此数据库,就可以实现 3D-IC 设计的查看,包括可以实现在工具中上下两层 Floorplan 视图的切换,观察每层中的单元摆放、绕线等后端实现细节;也可以对包含三维堆叠信息的整体 3D Floorplan 视图进行直接查看;此外传统的时序调试器(Timing Debugger)也支持在 3D-IC HDB 中高亮跨层的时序路径,帮助工程师完成时序检查和设计调整,也可以进一步调用其他 Signoff 工具,完成后续签核工作。

存算一体和近存计算是解决 CPU / GPU / NPU 总线和大规模片上网络拥塞的有效手段。

通过 Integrity 3D-IC 特有的内存单元逻辑单元三维布局优化,芯片设计师可以更容易的实现高性能高带宽的系统设计,从而或者缩小原有系统封装面积或者进一步提高原有系统 PPA。

Cadence Integrity 3D-IC 平台提供了一个高效的解决方案,用于部署 3D 设计和分析流程,以实现强大的硅堆叠设计。该平台是 Cadence 数字和签核产品组合的一部分,支持 Cadence 公司的智能系统设计战略(Intelligent System Design),旨在实现系统驱动的卓越 SoC 芯片设计。

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    445

    文章

    47476

    浏览量

    407882
  • 集成电路
    +关注

    关注

    5304

    文章

    10547

    浏览量

    352390
  • 三维
    +关注

    关注

    1

    文章

    464

    浏览量

    28753

原文标题:3D-IC 设计之 Memory-on-Logic 堆叠实现流程

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    如何建立正确的3D-IC设计实现流程和实现项目高效管理的挑战

    Integrity 3D-IC 平台具有强大的数据管理功能,能够实现跨团队的一键数据同步与更新。同时,Integrity 3D-IC 支持灵
    的头像 发表于 07-19 09:34 1446次阅读
    如何建立正确的<b class='flag-5'>3D-IC</b>设计实现流程和实现项目高效管理的挑战

    3D-IC设计之系统级版图原理图一致性检查

    随着芯片工艺尺寸的缩小趋于饱和或停滞,设计师们现在专注于通过 3D-IC 异构封装,在芯片所在平面之外的三维空间中构建系统。3D-IC 异构封装结构可能包括多个芯片,它们被放置在一个通用的中介层上,或者通过芯片内部的高级互连来集成内存单元、处理器和其他
    的头像 发表于 12-09 11:02 3261次阅读

    Cadence 凭借突破性的 Integrity 3D-IC 平台加速系统创新

    解决方案的基础,通过集成的散热、功率消耗和静态时序分析功能,为客户提供系统驱动的功率、性能和面积 (PPA),用于单个小芯片。 Cadence® Integrity3D-IC 平台是业界首个综合性
    发表于 10-14 11:19

    Cadence发布突破性新产品 Integrity 3D-IC平台,加速系统创新

    业界首款应用于多个小芯片(multi-chiplet)设计和先进封装的完整 3D-IC平台。
    发表于 10-08 10:29 972次阅读

    Cadence Integrity 3D-IC平台Ô支持TSMC 3DFabric技术,推进多Chiplet设计

    Cadence 3D-IC Integrity 平台在统一的环境中提供 3D 芯片和封装规划、实现和系统分析。
    发表于 10-28 14:53 2118次阅读

    Cadence Integrity 3D-IC平台进行工艺认证

    Integrity 3D-IC 是 Cadence 新一代多芯片设计解决方案,它将硅和封装的规划和实现,与系统分析和签核结合起来,以实现系统级驱动的 PPA 优化。 原生 3D 分区流程可自动智能
    的头像 发表于 11-19 11:02 3352次阅读

    Integrity3D-IC平台助力设计者实现驱动PPA目标

    Cadence Integrity 3D-IC 平台是业界首个全面的整体 3D-IC 设计规划、实现和分析平台,以全系统的视角,对芯片的性能、功耗和面积 (PPA) 进行系统驱动的优化,并对
    的头像 发表于 05-23 16:52 1598次阅读
    <b class='flag-5'>Integrity</b>™<b class='flag-5'>3D-IC</b>平台助力设计者实现驱动PPA目标

    Cadence Integrity 3D-IC自动布线解决方案

    2.5D/3D-IC 目前常见的实现是基于中介层的 HBM-CPU/SOC 设计,Integrity 3D-IC 将以日和周为单位的手动绕线加速到秒级和分钟级,轻松满足性能、信号电源完整性与设计迭代的多重要求,为高带宽高数据吞吐
    的头像 发表于 06-13 14:14 2039次阅读

    Cadence扩大与Samsung Foundry的合作,共同推进3D-IC设计

    设计。得益于两家企业的持续合作,使用 Cadence Integrity 3D-IC 平台的参考流程现已启用,以推进 Samsung Foundry 的 3D-IC 设计方法。使用 Cadence 平台
    的头像 发表于 10-25 11:05 630次阅读

    Cadence Integrity 3D-IC Platform荣膺“年度EDA/IP/软件产品”

    此次获奖的 Integrity 3D-IC 平台是 Cadence 于 2021 年 10 月推出的突破性产品,它是业界首款完整的高容量 3D-IC 平台,可将设计规划、物理实现和系统分析统一集成于单个管理界面中。在面向日益复杂
    的头像 发表于 11-11 10:19 553次阅读

    3D-IC未来已来

    不知不觉间,行业文章和会议开始言必称chiplet —— 就像曾经的言必称AI一样。这种热度对于3D-IC的从业人员,无论是3D-IC制造、EDA、还是3D-IC设计,都是好事。但在我们相信3
    的头像 发表于 12-16 10:31 812次阅读

    联华电子和Cadence共同合作开发3D-IC混合键合(hybrid-bonding)参考流程

    联华电子(NYSE:UMC;TWSE:2303)与楷登电子(美国 Cadence 公司,NASDAQ:CDNS)今日共同宣布,采用 Integrity 3D-IC 平台的 Cadence 3D-IC 参考工作流程已通过联电的芯片
    的头像 发表于 02-03 11:02 1431次阅读

    Cadence 扩大了与 Samsung Foundry 的合作,依托 Integrity 3D-IC平台提供独具优势的参考流程

    ❖  双方利用 Cadence 的 Integrity 3D-IC 平台,优化多晶粒规划和实现,该平台是业界唯一一个整合了系统规划、封装和系统级分析的平台。 ❖  Integrity 3D-I
    的头像 发表于 07-06 10:05 337次阅读

    3D-IC 中 硅通孔TSV 的设计与制造

    3D-IC 中 硅通孔TSV 的设计与制造
    的头像 发表于 11-30 15:27 223次阅读
    <b class='flag-5'>3D-IC</b> 中 硅通孔TSV 的设计与制造

    3D-IC 设计之 Memory-on-Logic 堆叠实现流程

    3D-IC 设计之 Memory-on-Logic 堆叠实现流程
    的头像 发表于 12-01 16:53 260次阅读
    <b class='flag-5'>3D-IC</b> 设计之 Memory-on-Logic 堆叠实现流程