0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Cadence扩大与Samsung Foundry的合作,共同推进3D-IC设计

Cadence楷登 来源:Cadence楷登 作者:Cadence楷登 2022-10-25 11:05 次阅读

内容提要

使用 Cadence Integrity 3D-IC Platform 的参考流程可用于 die-on-die 3D-IC 堆叠

目前的合作旨在帮助客户在堆叠晶粒设计中实现最佳的硅通孔摆放方案

用户可以在晶粒上设计最佳的 3D 结构摆放方案,减少面积和线长的不利影响,同时优化每个晶粒的 PPA 结果

楷登电子(美国 Cadence 公司NASDAQ:CDNS)作为“三星先进代工厂生态系统(SAFE)”中的合作伙伴,于今日宣布扩大与 Samsung Foundry 的合作,以加速 3D-IC 设计。得益于两家企业的持续合作,使用 Cadence Integrity 3D-IC 平台的参考流程现已启用,以推进 Samsung Foundry 的 3D-IC 设计方法。使用 Cadence 平台,客户可以创建复杂的新一代超大规模计算、移动、汽车和 AI 应用,显著优化每个晶粒的功率、性能和面积(PPA)。

与 2D 配置相比,当芯片以 3D-IC 的配置堆叠时,因为存在大型 3D 结构如连接堆叠芯片的硅通孔(TSV),设计的 PPA 可能会受到影响。除了阻挡标准单元摆放区域外,这些结构还阻挡了布线资源。

Cadence Integrity 3D-IC 平台缓解了这些传统挑战,使用户能够创建多个 TSV 插入方案,并在晶粒上设计出最佳的 3D 结构摆放方案,减少线长的不利影响,同时提高 PPA 和生产力。使用该平台,用户可以在单个平台上进行 3D-IC 设计规划、实现和签核,使设计过程更加快速便捷。

“在先进节点上创建叠层晶粒设计的客户希望在不影响 PPA 的情况下利用我们的技术优势,”三星电子代工设计技术团队副总裁 SangYun Kim 说,“我们与 Cadence 的合作取得了丰硕的成果,利用先进的 3D-IC 功能为我们的共同客户提供了创新的技术,帮助他们构建 3D 设计,同时不会因为多晶粒堆叠带来的额外结构而影响 PPA 指标。与 Cadence 合作成功推出 3D-IC 系统规划参考流程后,相信我们的客户可以实现其多晶粒堆叠设计的独特设计目标。”

“得益于与 Samsung Foundry 的最新合作,我们的客户能够克服 3D-IC 设计中出现的典型挑战,同时并行优化 PPA,”Cadence 数字和签核事业部副总裁 Vivek Mishra 表示,“Integrity 3D-IC 平台将领先的硅及封装实现与系统分析功能结合起来,帮助设计人员提高整体生产力。凭借 Samsung Foundry 的先进 3D-IC 能力和 Integrity 3D-IC 平台,我们的客户可以获得高质量、多晶粒实现的最佳解决方案。”

Integrity 3D-IC 平台支持 Cadence 的智能系统设计(Intelligent System Design)战略,旨在实现 SoC 卓越设计。

关于 Cadence

Cadence 在计算软件领域拥有超过 30 年的专业经验,是电子系统设计产业的关键领导者。基于公司的智能系统设计战略,Cadence 致力于提供软件、硬件和 IP 产品,助力电子设计从概念成为现实。Cadence 的客户遍布全球,皆为最具创新能力的企业,他们向超大规模计算、5G 通讯、汽车、移动设备、航空、消费电子工业和医疗等最具活力的应用市场交付从芯片、电路板到完整系统的卓越电子产品。Cadence 已连续八年名列美国财富杂志评选的 100 家最适合工作的公司。如需了解更多信息,请访问公司网站 cadence.com。

审核编辑:汤梓红
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 3D
    3D
    +关注

    关注

    9

    文章

    2748

    浏览量

    106383
  • IC设计
    +关注

    关注

    37

    文章

    1211

    浏览量

    102778
  • Cadence
    +关注

    关注

    62

    文章

    877

    浏览量

    140677

原文标题:Cadence 扩大与 Samsung Foundry 的合作,共同推进 3D-IC 设计

文章出处:【微信号:gh_fca7f1c2678a,微信公众号:Cadence楷登】欢迎添加关注!文章转载请注明出处。

收藏 人收藏

    评论

    相关推荐

    3D-IC 以及传热模型的重要性

    本文要点缩小集成电路的总面积是3D-IC技术的主要目标。开发3D-IC的传热模型,有助于在设计和开发的早期阶段应对热管理方面的挑战。开发3D-IC传热模型主要采用两种技术:分析法和数值计算法。传统
    的头像 发表于 03-16 08:11 70次阅读
    <b class='flag-5'>3D-IC</b> 以及传热模型的重要性

    3D-IC 设计之早期三维布图综合以及层次化设计方法

    3D-IC 设计之早期三维布图综合以及层次化设计方法
    的头像 发表于 12-04 16:53 210次阅读
    <b class='flag-5'>3D-IC</b> 设计之早期三维布图综合以及层次化设计方法

    Cadence 签核解决方案助力 Samsung Foundry 的 5G 网络 SoC 设计取得新突破

    优势 1 Samsung Foundry 使用 Cadence Tempus Timing Solution 和 Quantus Extraction Solution 成功实现 SF5A
    的头像 发表于 12-04 10:15 249次阅读

    3D-IC 设计之 Memory-on-Logic 堆叠实现流程

    3D-IC 设计之 Memory-on-Logic 堆叠实现流程
    的头像 发表于 12-01 16:53 260次阅读
    <b class='flag-5'>3D-IC</b> 设计之 Memory-on-Logic 堆叠实现流程

    3D-IC 中 硅通孔TSV 的设计与制造

    3D-IC 中 硅通孔TSV 的设计与制造
    的头像 发表于 11-30 15:27 223次阅读
    <b class='flag-5'>3D-IC</b> 中 硅通孔TSV 的设计与制造

    Cadence EMX 3D Planar Solver 通过 Samsung Foundry 8nm LPP 工艺技术认证

    Samsung Foundry 的 8nm Low Power Plus(LPP)先进制程工艺认证。 EMX Solver 是市面上首个获得此认证的电磁(EM)求解器,成功达到三星的各项认证标准。双方的共同客户可以安心使用 E
    的头像 发表于 11-15 15:55 367次阅读
    <b class='flag-5'>Cadence</b> EMX 3D Planar Solver 通过 <b class='flag-5'>Samsung</b> <b class='flag-5'>Foundry</b> 8nm LPP 工艺技术认证

    Cadence 推出经过认证的创新背面实现流程,以支持 Samsung Foundry SF2 技术

    ,以支持 Samsung Foundry 的 SF2 制程节点。 这是 CadenceSamsung Foundry 的最新
    的头像 发表于 07-10 10:45 278次阅读
    <b class='flag-5'>Cadence</b> 推出经过认证的创新背面实现流程,以支持 <b class='flag-5'>Samsung</b> <b class='flag-5'>Foundry</b> SF2 技术

    Cadence 扩大了与 Samsung Foundry合作,依托 Integrity 3D-IC平台提供独具优势的参考流程

    平台支持 Samsung 新的 3D CODE 标准,助力设计人员创建多种先进的封装技术。 ❖  CadenceSamsung 的技术为客户提供全面、定制化的解决方案。适用于能够缩短
    的头像 发表于 07-06 10:05 337次阅读

    Cadence数字和定制/模拟流程通过Samsung Foundry的SF2、SF3工艺技术认证

    内容提要 ● CadenceSamsung合作,使客户能够利用两个公司最新的技术,进行手机、汽车、AI 和超大规模设计的创新 ● 工程师们能够在 PDK 上设计 IC 产品,
    的头像 发表于 07-05 10:12 389次阅读

    Cadence 数字和定制/模拟设计流程获得 Samsung Foundry SF2 和 SF3 工艺技术认证

    内容提要 ● CadenceSamsung合作,使客户能够利用两个公司最新的技术,进行手机、汽车、AI 和超大规模设计的创新 ● 工程师们能够在 PDK 上设计 IC 产品,
    的头像 发表于 07-05 10:10 328次阅读

    Cadence Virtuoso Studio流程获得Samsung Foundry认证,支持先进工艺技术的模拟IP自动迁移

     Studio 现已支持经过认证的节点到节点设计迁移流程。 该流程与 Samsung Foundry 的先进节点兼容。CadenceSamsung
    的头像 发表于 07-04 10:10 476次阅读

    Cadence基于AI的Cadence Virtuoso Studio设计工具获得认证

    ,2023 年 6 月 30 日——楷登电子(美国  Cadence  公司,NASDAQ:CDNS)近日宣布,基于 AI 的 Cadence Virtuoso Studio 设计工具和解决方案已获得 Samsung
    的头像 发表于 06-30 10:08 705次阅读

    CadenceSamsung Foundry 达成多年期协议以扩展其设计 IP 产品组合

    属于最新的 5nm 制程,面向汽车应用。CadenceSamsung Advanced Foundry Ecosystem(SAFE ) 先 进代工厂生态系统的合作伙伴。通过此
    的头像 发表于 06-16 12:15 423次阅读
    <b class='flag-5'>Cadence</b> 与 <b class='flag-5'>Samsung</b> <b class='flag-5'>Foundry</b> 达成多年期协议以扩展其设计 IP 产品组合

    Cadence发布基于Integrity 3D-IC平台的新设计流程,以支持TSMC 3Dblox™标准

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布推出基于 Cadence Integrity 3D-IC 平台的新设计流程,以支持 TSMC 3Dblox 标准。TSMC
    的头像 发表于 05-09 09:42 625次阅读

    Cadence拓展与台积电和微软的合作,携手推进云端千兆级物理验证

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布扩大与台积电和微软的合作,致力于加快千兆级规模数字设计的物理验证。通过此次最新合作,客户可以在带有
    的头像 发表于 04-26 18:05 713次阅读