0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技推出面向台积公司N6RF工艺全新射频设计流程

科技绿洲 来源:新思科技 作者:新思科技 2022-06-24 14:30 次阅读

新思科技联合Ansys、是德科技共同开发的高质量、紧密集成的RFIC设计产品,旨在通过全新射频设计流程优化N6无线系统的功率和性能。

新思科技(Synopsys)近日推出面向台积公司N6RF工艺的全新射频设计流程,以满足日益复杂的射频集成电路设计需求。台积公司N6RF工艺采用了业界领先的射频CMOS技术,可提供显著的性能和功效提升。新思科技携手Ansys、是德科技(Keysight)共同开发了该全新射频设计流程,旨在助力共同客户优化5G芯片设计,并提高开发效率以加速上市时间。

我们与新思科技的最新合作着眼于下一代无线系统的挑战,赋能开发者为日益紧密相连的世界提供更强连接、更大带宽、更低延迟和更广覆盖范围。借助新思科技联手Ansys、是德科技开发的高质量、紧密集成的解决方案,台积公司针对N6RF工艺的全新射频设计参考流程提供了一种现代、开放的方法,有助于提高复杂集成电路的开发效率。

Suk Lee设计基础设施管理事业部副总经理台积公司

提高下一代无线系统的带宽和连接性

基于万物互联世界的发展需求,用于收发器和射频前端组件等无线数据传输系统的射频集成电路变得日益复杂。这些下一代无线系统将在更多的互联设备上提供更大带宽、更低延迟和更广覆盖范围。为了确保射频集成电路能够满足这些要求,开发者必须能够准确测试射频性能、频谱、波长和带宽等参数

全新射频设计参考流程通过业界领先的电路仿真和版图生产率,以及精确的电磁(EM)建模和电迁移/IR压降(EMIR)分析,加快了设计交付时间。该流程包括新思科技Custom Compiler™设计和版图解决方案、PrimeSim™电路仿真解决方案、StarRC™寄生参数提取签核解决方案和IC Validator™物理验证解决方案;Ansys VeloceRF™感应组件和传输线综合产品、RaptorX™和RaptorH™先进纳米电磁分析产品、Totem-SC®产品;以及是德科技用于电磁仿真的PathWave RFPro。

射频设计客户将显著受益于新思科技定制设计解决方案Customer Compiler和PathWave RFPro在台积公司的设计参考流程中的互操作性。通过将电磁协同仿真左移至设计流程之前,使射频电路的开发者能够优化面向5G和WiFi 6/6E应用的先进芯片和多技术模块的寄生参数效应。这样可以让仿真工作流程节省数天甚至数周时间,同时降低产品开发周期中成本高昂的重制(re-spin)风险。我们与新思科技、台积公司的合作为射频客户提供了其所需的设计工具和先进工艺技术,以确保实现高性能和首次流片成功。

Niels Fache副总裁兼PathWave软件解决方案总经理是德科技

很高兴能与新思科技、台积公司共同开发用于RFIC设计的先进参考流程。5G和6G设计需求的不断增长产生了极大的复杂性,以及纳米节点上的先进工艺效果,给RFIC开发者带来了巨大的挑战。在EM和EMIR分析中精确模拟仿真先进的工艺效果,对于创建从DC到几十GHz的一次性流片成功至关重要。Ansys的VeloceRF、RaptorX、Exalto和Totem-SC等工具与新思科技Custom Complier platform实现了无缝协作,能够提供业界领先的能力来处理最具挑战性的设计,并为所有先进工艺效果建模。这可为射频设计模块的设计、优化和验证提供了一个直观且易于使用的流程。

Yorgos Koutsoyannopoulos研发副总裁Ansys

新思科技致力于持续提供强大的射频设计解决方案,通过集成电磁合成、提取、设计、版图、签核技术和仿真工作流程实现了5G设计的关键差异化优势。基于新思科技与台积公司的深度合作关系,以及与Ansys、是德科技的紧密联系,客户采用台积公司面向5G应用的先进N6RF技术后,将可以通过新思科技定制设计系列产品的先进功能来提高生产效率,并成功实现芯片设计。

Aveek Sarkar工程副总裁新思科技

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5320

    文章

    10732

    浏览量

    353368
  • 射频
    +关注

    关注

    101

    文章

    5358

    浏览量

    165842
  • 新思科技
    +关注

    关注

    5

    文章

    716

    浏览量

    50065
收藏 人收藏

    评论

    相关推荐

    高通和谷歌宣布推出面向搭载骁龙的Windows PC的优化版Chrome浏览器

    高通技术公司和谷歌今日宣布,即日起推出面向搭载骁龙的Windows PC的优化版Chrome浏览器,先于2024年年中即将发布的搭载骁龙®X Elite计算平台的PC面市。
    的头像 发表于 03-27 14:05 188次阅读

    联合电子推出面向跨域融合的新一代整车运动域控制器VCU8.6平台

    3月3日,联合电子官微发布,推出面向跨域融合的新一代整车运动域控制器VCU8.6平台。
    的头像 发表于 03-04 09:52 652次阅读
    联合电子<b class='flag-5'>推出面向</b>跨域融合的新一代整车运动域控制器VCU8.6平台

    思科技携手Ansys和三星共同开发14LPU工艺全新射频集成电路设计

    思科技(Synopsy)近日宣布,携手Ansys 、三星半导体晶圆代工(以下简称“三星”)共同开发了面向三星14LPU工艺全新射频集成电
    的头像 发表于 12-11 18:25 483次阅读

    思科技携手合作伙伴面向台积公司N4PRF工艺推出全新射频方案

    全新参考流程针对台积公司 N4PRF 工艺打造,提供开放、高效的射频设计解决方案。
    的头像 发表于 11-27 16:54 427次阅读

    思科技携手合作伙伴开发针对台积公司N4P工艺射频设计参考流程

    RF)设计和接口IP五项大奖。新思科技与台积公司长期稳固合作,持续提供经过验证的解决方案,包括由Synopsys.ai全栈式AI驱动型EDA解决方案支持的认证设计流程,帮助共同客户加
    的头像 发表于 11-14 10:31 412次阅读

    思科技可互操作工艺设计套件助力开发者快速上手模拟设计

    模拟设计 新思科技携手Ansys 和 Keysight 共同推出全新射频设计参考流程,能够为现代射频
    的头像 发表于 11-09 10:59 472次阅读

    思科技携手是德科技、Ansys面向台积公司4 纳米射频FinFET工艺推出全新参考流程,助力加速射频芯片设计

    是德科技(Keysight)、Ansys共同推出面向台积公司业界领先N4PRF工艺(4纳米射频FinFET工艺)的
    发表于 10-30 16:13 127次阅读

    思科面向台积公司N5A工艺技术推出领先的广泛车规级IP组合

    思科技(Synopsys, Inc.)近日宣布,面向台积公司N5A工艺推出业界领先的广泛车规级接口IP和基础IP产品组合,携手台积
    的头像 发表于 10-24 17:24 537次阅读

    思科技携手台积公司加速N2工艺下的SoC创新

    思科技近日宣布,其数字和定制/模拟设计流程已通过台积公司N2工艺技术认证,能够帮助采用先进工艺节点的SoC实现更快、更高质量的交付。新
    的头像 发表于 10-24 16:42 507次阅读

    思科技提供跨台积公司先进工艺的参考流程,助力加速模拟设计迁移

    设计质量的同时,节省数周的手动迭代时间。 新思科技可互操作工艺设计套件(iPDK)适用于台积公司所有FinFET先进工艺节点,助力开发者快速上手模拟设计。 新
    发表于 10-24 11:41 218次阅读

    思科面向台积公司N5A工艺技术推出业内领先的广泛车规级IP组合

    思科技接口和基础 IP 组合已获多家全球领先企业采用,可为 ADAS 系统级芯片提供高可靠性保障 摘要: 面向台积公司N5A工艺的新思科
    发表于 10-23 15:54 1046次阅读

    思科技携手台积公司加速2nm工艺创新,为先进SoC设计提供经认证的数字和模拟设计流程

    多个设计流程在台积公司N2工艺上成功完成测试流片;多款IP产品已进入开发进程,不断加快产品上市时间   摘要: 新思科技经认证的数字和模拟设计流程
    发表于 10-19 11:44 128次阅读

    Cadence射频集成电路解决方案

    楷登电子(美国 Cadence 公司,NASDAQ:CDNS)近日宣布与台积电(TSMC)合作将新推出的 Cadence Virtuoso Studio 集成到 TSMC N16 毫米波设计参考流程
    的头像 发表于 09-28 10:10 588次阅读

    思科技3DIC Compiler获得三星多裸晶芯集成工艺流程的认证

    思科技经认证的多裸晶芯片系统设计参考流程和安全的Die-to-Die IP解决方案,加速了三星SF 5/4/3工艺和I-Cube及X-Cube技术的设计和流片成功。 新思科技3DIC
    的头像 发表于 09-14 09:38 881次阅读

    顶级组合!新思科技联合三方推出全新射频设计流程,引领自动驾驶新革命

    针对台积公司16FFC的79GHz毫米波射频设计流程加速自动驾驶系统中射频集成电路的开发。 新思科技、Ansys和是德科技近日宣布,
    的头像 发表于 05-17 05:45 254次阅读
    顶级组合!新<b class='flag-5'>思科</b>技联合三方<b class='flag-5'>推出</b><b class='flag-5'>全新</b><b class='flag-5'>射频</b>设计<b class='flag-5'>流程</b>,引领自动驾驶新革命