0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

新思科技推出面向台积公司N6RF工艺全新射频设计流程

科技绿洲 来源:新思科技 作者:新思科技 2022-06-24 14:30 次阅读

新思科技联合Ansys、是德科技共同开发的高质量、紧密集成的RFIC设计产品,旨在通过全新射频设计流程优化N6无线系统的功率和性能。

新思科技(Synopsys)近日推出面向台积公司N6RF工艺的全新射频设计流程,以满足日益复杂的射频集成电路设计需求。台积公司N6RF工艺采用了业界领先的射频CMOS技术,可提供显著的性能和功效提升。新思科技携手Ansys、是德科技(Keysight)共同开发了该全新射频设计流程,旨在助力共同客户优化5G芯片设计,并提高开发效率以加速上市时间。

我们与新思科技的最新合作着眼于下一代无线系统的挑战,赋能开发者为日益紧密相连的世界提供更强连接、更大带宽、更低延迟和更广覆盖范围。借助新思科技联手Ansys、是德科技开发的高质量、紧密集成的解决方案,台积公司针对N6RF工艺的全新射频设计参考流程提供了一种现代、开放的方法,有助于提高复杂集成电路的开发效率。

Suk Lee设计基础设施管理事业部副总经理台积公司

提高下一代无线系统的带宽和连接性

基于万物互联世界的发展需求,用于收发器和射频前端组件等无线数据传输系统的射频集成电路变得日益复杂。这些下一代无线系统将在更多的互联设备上提供更大带宽、更低延迟和更广覆盖范围。为了确保射频集成电路能够满足这些要求,开发者必须能够准确测试射频性能、频谱、波长和带宽等参数

全新射频设计参考流程通过业界领先的电路仿真和版图生产率,以及精确的电磁(EM)建模和电迁移/IR压降(EMIR)分析,加快了设计交付时间。该流程包括新思科技Custom Compiler™设计和版图解决方案、PrimeSim™电路仿真解决方案、StarRC™寄生参数提取签核解决方案和IC Validator™物理验证解决方案;Ansys VeloceRF™感应组件和传输线综合产品、RaptorX™和RaptorH™先进纳米电磁分析产品、Totem-SC®产品;以及是德科技用于电磁仿真的PathWave RFPro。

射频设计客户将显著受益于新思科技定制设计解决方案Customer Compiler和PathWave RFPro在台积公司的设计参考流程中的互操作性。通过将电磁协同仿真左移至设计流程之前,使射频电路的开发者能够优化面向5G和WiFi 6/6E应用的先进芯片和多技术模块的寄生参数效应。这样可以让仿真工作流程节省数天甚至数周时间,同时降低产品开发周期中成本高昂的重制(re-spin)风险。我们与新思科技、台积公司的合作为射频客户提供了其所需的设计工具和先进工艺技术,以确保实现高性能和首次流片成功。

Niels Fache副总裁兼PathWave软件解决方案总经理是德科技

很高兴能与新思科技、台积公司共同开发用于RFIC设计的先进参考流程。5G和6G设计需求的不断增长产生了极大的复杂性,以及纳米节点上的先进工艺效果,给RFIC开发者带来了巨大的挑战。在EM和EMIR分析中精确模拟仿真先进的工艺效果,对于创建从DC到几十GHz的一次性流片成功至关重要。Ansys的VeloceRF、RaptorX、Exalto和Totem-SC等工具与新思科技Custom Complier platform实现了无缝协作,能够提供业界领先的能力来处理最具挑战性的设计,并为所有先进工艺效果建模。这可为射频设计模块的设计、优化和验证提供了一个直观且易于使用的流程。

Yorgos Koutsoyannopoulos研发副总裁Ansys

新思科技致力于持续提供强大的射频设计解决方案,通过集成电磁合成、提取、设计、版图、签核技术和仿真工作流程实现了5G设计的关键差异化优势。基于新思科技与台积公司的深度合作关系,以及与Ansys、是德科技的紧密联系,客户采用台积公司面向5G应用的先进N6RF技术后,将可以通过新思科技定制设计系列产品的先进功能来提高生产效率,并成功实现芯片设计。

Aveek Sarkar工程副总裁新思科技

审核编辑:彭静
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 集成电路
    +关注

    关注

    5384

    文章

    11430

    浏览量

    361159
  • 射频
    +关注

    关注

    104

    文章

    5554

    浏览量

    167626
  • 新思科技
    +关注

    关注

    5

    文章

    791

    浏览量

    50328
收藏 人收藏

    评论

    相关推荐

    思科技再获公司多项OIP年度合作伙伴大奖

    半导体技术领域的发展速度十分惊人,新思科技与公司(TSMC)始终处于行业领先地位,不断突破技术边界,推动芯片设计的创新与效率提升。我们与
    的头像 发表于 10-31 14:28 220次阅读

    思科技7月份行业事件

    思科技宣布推出面向英特尔代工EMIB先进封装技术的可量产多裸晶芯片设计参考流程,该流程采用了Synopsys.ai EDA全面解决方案和新思科
    的头像 发表于 08-12 09:50 554次阅读

    思科技携手英特尔推出可量产Multi-Die芯片设计解决方案

    思科技(Synopsys)近日宣布推出面向英特尔代工EMIB先进封装技术的可量产多裸晶芯片设计参考流程,该流程采用了Synopsys.ai EDA全面解决方案和新
    的头像 发表于 07-16 09:42 552次阅读

    电扩增特种工艺制程产能,推出N4e新节点

     电业务发展及海外运营副总裁张晓强表示,“以往电会先审查后决定是否建设新工厂,而现在,我们首次从一开始便决定建设专门针对特殊工艺的晶
    的头像 发表于 05-22 09:31 402次阅读

    N3P工艺新品投产,性能提质、成本减负

    N3E工艺的批量生产预期如期进行,其缺陷密度与2020年量产的N5工艺相当。电对
    的头像 发表于 05-17 09:17 905次阅读

    思科技物理验证解决方案已获得公司N3P和N2工艺技术认证

    由Synopsys.ai EDA套件赋能可投产的数字和模拟设计流程能够针对台公司N3/N3P和N
    的头像 发表于 05-14 10:36 439次阅读
    新<b class='flag-5'>思科</b>技物理验证解决方案已获得<b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>公司</b><b class='flag-5'>N</b>3P和<b class='flag-5'>N</b>2<b class='flag-5'>工艺</b>技术认证

    思科技与公司深化EDA与IP合作

    思科技近日与公司宣布,在先进工艺节点设计领域开展了广泛的EDA和IP合作。双方的合作成果已经成功应用于一系列人工智能、高性能计算和移动
    的头像 发表于 05-13 11:04 495次阅读

    思科技与公司深度合作,推动芯片设计创新

     新思科技EDA事业部战略与产品管理副总裁Sanjay Bali表示:“新思科技在可投产的EDA流程和支持3Dblox标准的3DIC Compiler光子集成方面的先进成果,结合我们广泛的IP产品组合,使得我们与
    的头像 发表于 05-11 16:25 411次阅读

    思科面向公司先进工艺加速下一代芯片创新

    套件赋能可投产的数字和模拟设计流程能够针对台公司N3/N3P和N2
    发表于 05-11 11:03 429次阅读
    新<b class='flag-5'>思科</b>技<b class='flag-5'>面向</b><b class='flag-5'>台</b><b class='flag-5'>积</b><b class='flag-5'>公司</b>先进<b class='flag-5'>工艺</b>加速下一代芯片创新

    是德科技、新思科技和Ansys推出全新集成射频设计迁移流程

    近日,是德科技、新思科技和Ansys携手,共同推出了一个革命性的集成射频RF)设计迁移流程。这一流程
    的头像 发表于 05-11 10:42 361次阅读

    是德科技联合新思科技、Ansys推出了一个全新的集成射频设计迁移流程

    新设计流程在新思科技的定制化设计系列、是德科技电磁仿真平台以及 Ansys 器件合成软件的基础之上,提供了一个高效、集成的射频电路再设计解决方案。
    的头像 发表于 05-10 16:33 505次阅读

    思科技与英特尔在UCIe互操作性测试进展

    英特尔的测试芯片Pike Creek由基于Intel 3技术制造的英特尔UCIe IP小芯片组成。它与采用公司N3工艺制造的新
    的头像 发表于 04-18 14:22 710次阅读

    推出面向HPC、AI芯片的全新封装平台

    来源:电 封装使用硅光子技术来改善互连 图片来源: ISSCC 芯片巨头电(TSMC)近日发布了用于高性能计算和人工智能芯片的新封装平台,该平台利用硅光子技术改善互连。
    的头像 发表于 02-25 10:28 464次阅读
    <b class='flag-5'>台</b><b class='flag-5'>积</b>电<b class='flag-5'>推出面向</b>HPC、AI芯片的<b class='flag-5'>全新</b>封装平台

    电3nm工艺预计2024年产量达80%

    据悉,2024年电的第二代3nm工艺(称为N3E)有望得到更广泛运用。此前只有苹果有能力订购第一代N3B高端晶圆。经过解决
    的头像 发表于 01-03 14:15 828次阅读

    思科技携手Ansys和三星共同开发14LPU工艺全新射频集成电路设计

    思科技(Synopsy)近日宣布,携手Ansys 、三星半导体晶圆代工(以下简称“三星”)共同开发了面向三星14LPU工艺全新射频集成电
    的头像 发表于 12-11 18:25 738次阅读