Cadence AI芯片与3D-IC设计流程支持台积公司N2和A16工艺技术

亮点

Cadence 的 AI 设计流程支持台积公司的 N2 和 A16技术

Cadence 3D-IC 解决方案全面兼容最新的 TSMC 3DFabric裸片堆叠配置和先进封装能力

基于台积公司 N3P 的设计就绪 IP（包括 HBM4 和 LPDDR6/5x）赋能下一代 AI 基础设施

中国上海，2025 年 10 月 10 日——楷登电子（美国 Cadence 公司，NASDAQ：CDNS）近日宣布在芯片设计自动化和 IP 领域取得重大进展，这一成果得益于其与台积公司的长期合作关系，双方共同开发先进的设计基础设施，缩短产品上市周期，以满足 AI 和 HPC 客户的应用需求。Cadence 与台积公司在 AI 驱动的 EDA、3D-IC、IP 及光子学等领域展开了紧密合作，推出全球领先的半导体产品。

Cadence 携手台积公司，采用CadenceInnovusImplementation System、QuantusExtraction Solution 和 Quantus Field Solver、TempusTiming Solution 和 ECO Option、PegasusVerification System、LiberateCharacterization Portfolio、VoltusIC Power Integrity Solution、GenusSynthesis Solution、VirtuosoStudio 以及 SpectreSimulation Platform开发先进工艺技术的设计基础设施，涵盖台积公司的 N3、N2 和 A16工艺。Cadence 的 AI 芯片与 3D-IC 设计流程现已支持台积公司的先进 N3、N2 和 A16工艺技术，同时兼容台积公司 3DFabric 的新技术。此外，Cadence 正与台积公司合作开发 A14 工艺的 EDA 流程，其首个 PDK 将于今年晚些时候推出。还有几个新的 Cadence IP 已经过硅验证，适用于台积公司 N3P。

Cadence 高级副总裁兼数字与签核事业部总经理 Chin-Chi Teng 说道：“Cadence 与台积公司始终致力于为客户加快和优化先进芯片的设计流程。我们利用 AI 功能、IP 等解决方案为台积公司的领先技术提供支持，帮助设计人员开发下一代 AI 和 HPC 产品。”

台积公司生态系统与联盟管理总监 Aveek Sarkar 表示：“台积公司携手 Cadence 等开放创新平台(OIP) 合作伙伴，共同应对半导体开发中的复杂挑战，提升 AI 系统的性能和能效。这一持久合作不仅帮助我们的共同客户加快芯片设计，也推动了 AI 技术的广泛应用。”

面向台积公司先进工艺技术的 AI 驱动芯片设计解决方案

Cadence 与台积公司合作，为共同客户提供 AI 驱动的设计解决方案，助其在基于台积公司 N2 的芯片研发中实现最佳功耗、性能和面积(PPA)。台积公司在 Cadence 数字全流程中启用了 Cadence JedAI Solution、Cadence CerebrusIntelligent Chip Explorer 的 AI 驱动实现技术以及 Innovus + AI Assistant 的生产力功能。此外，台积公司已验证新的 AI 驱动功能，如自动设计规则检查 (DRC) 违规修复协助，在 AI 芯片开发过程中使用台积公司 N2 技术缩短设计周期，提高工作效率。

提高 3D-IC 设计生产力

Cadence 3D-IC 解决方案全面支持台积公司 3DFabric 提供的先进封装和裸片堆叠配置。最新创新包括凸块连接自动化功能、多个芯片物理实现与分析以及智能对准标记插入技术。得益于 Cadence Clarity3D Solver、SigrityX 平台以及 OptimalityIntelligent System Explorer 的 AI 驱动应用，基于 3Dblox 的系统级 SI/PI 分析与优化实现了自动化。采用台积公司紧凑型通用光子引擎 (TSMC-COUPE) 多波长参考流程的客户，还可借助 Virtuoso Studio 和 CelsiusThermal Solver，结合台积公司与 Cadence 共同制定的效率提升方案，包括高效热仿真技术，降低电性能与光性能下降的风险。

面向台积公司 N3P 的领先 IP

Cadence 持续推动 AI 与 HPC 技术创新，提供基于台积公司先进工艺（包括 N3P 工艺技术）、经过硅验证的前沿 IP 解决方案，助力客户构建更快速、更高效且可扩展的系统。Cadence IP 满足下一代 AI LLM、代理式 AI 及其他计算密集型工作负载对内存与互连带宽容量的需求，为 AI 基础设施提供支持。基于台积公司 N3P 工艺的全新 Cadence IP 包括：首款 N3P HBM4 IP、LPDDR6/5X-14.4G 等高速内存接口以及通用型 DDR5 12.8G MRDIMM Gen2 IP，为客户提供丰富选择，助力突破限制 AI 计算系统的内存瓶颈。此外，Cadence 在连通领域也处于领先地位，提供传输速率达 128Gt/s 的 PCI Express(PCIe) 7.0 IP、面向 AI 基础设施的 224G SerDes 以及首款支持新兴的 AI PC 和小芯片生态系统 eUSB2V2 和 Universal Chiplet Interconnect(UCIe) 32G IP 等产品，彰显公司致力于为未来工作负载打造节能、可扩展解决方案的承诺。

Cadence 与台积公司通过 OIP 生态系统赋能 AI 超级周期，缩短从设计到量产的客户流程，助力提升设计性能与能效表现。

关于 Cadence

Cadence 是 AI 和数字孪生领域的市场领导者，率先使用计算软件加速从硅片到系统的工程设计创新。我们的设计解决方案基于 Cadence 的 Intelligent System Design战略，可帮助全球领先的半导体和系统公司构建下一代产品（从芯片到全机电系统），服务超大规模计算、移动通信、汽车、航空航天、工业、生命科学和机器人等领域。2024 年，Cadence 荣登《华尔街日报》评选的“全球最佳管理成效公司 100 强”榜单。Cadence 解决方案提供无限机会。