0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

eFPGA异军崛起 IP模式会是未来嘛

lPCU_elecfans 来源:电子发烧友网 作者:周凯扬 2021-11-17 09:10 次阅读

电子发烧友网报道(文/周凯扬)在硬件加速器应用中,FPGA常被视为最优解,提供极致加速性能的同时,还具备重新编程的能力。尽管其灵活性成了FPGA的一大特色,但大批量生产FPGA的价格可不低。此外,FPGA作为传统的处理器加速方案,工程师必须要解决空间、I/O延迟和带宽之类的问题。

而近些年来,eFPGA(嵌入式FPGA)的概念正在不断兴起。与将芯片与必要的I/O和电源管理电路封装在一起的FPGA不同,eFPGA推行的是卖IP模式。任何厂商都可以将这些eFPGA IP放入自己的定制IC产品内,无论是ASIC、SoC还是SiP。也正因为eFPGA的种种优势,国外不少厂商都想借eFPGA率先抢占市场。

Flex Logic

Flex Logic作为最早入局eFPGA的企业之一,已经投入了7年的研发,且eFPGA在2020年正式开始盈利,并与Dialog、大唐电信和波音等企业达成了合作。Flex Logic的EFLX eFPGA IP基本已经覆盖了主流的成熟工艺,比如Sandia美国国家实验室的180nm、格芯的12nm以及台积电的40nm、28/22nm、16/12nm,已完成了十数种芯片的流片。不仅如此,Flex Logic宣称格芯的22FDX和台积电的7/6nm也已经在设计阶段,下一步就是进军5nm。

在Flex Logic看来,传统独立FPGA芯片+SoC的方案所需的功率太大,且多数需要高速SERDES或PCIe与其他芯片进行I/O互联。这种方案不仅功率过大,也因为SERDES/PHYS的存在带来了一定的面积成本,而eFPGA却可以做到低功耗、低成本和小面积,并将100K LUT塞入复杂的SoC设计中。而且在继承了FPGA可编程的特性后,即便是已经安装完成的产品,EFLX核心也可以用来升级I/O协议、改变加密算法等等。

eFPGA在重构时间上同样具备优势,因而在复杂的神经网络模型中更为适用。比如Flex Logic的AI推理芯片,InferX X1,在测试中,神经网络模型层级的动态重构只需6微秒。这使得InferX X1在具备ASIC性能的同时,也能对新的模型做出动态化处理,非常适合作为主处理器的加速器或协处理器,用于要求低功耗高性能的边缘AI市场。

这样的动态重构也为eFPGA带来了更多的应用方向,比如自动驾驶中的传感器融合方案,针对激光雷达、毫米波雷达和视觉等不同传感器数据进行处理。还有不同的PWM频率要求的多电机方案,在其中提供电机控制器支持。亦或是需要多不同指令集架构的CPU进行动态切换,比如ARMRISC-V和ARC等。

Achronix

同样踏足eFPGA市场的还有美国公司Achronix。Achronix的Speedcore可以做到750MHz的峰值频率,且已经支持了台积电16nm、12nm和7nm三个成熟制程节点,也可以移植到其他节点上。

Achronix非常看好eFPGA在汽车市场的机遇,尤其是当下汽车开发周期缩短,又要支持10年以上的生命周期。我们以特斯拉这种开始走自研ASIC方向的厂商为例,与其他现成组件相比,虽然需要投入一定的开发成本,但ASIC提供的整体成本和性能都是最优的。与此同时,选择ASIC路线也带来了一定的风险。

首先,ASIC方案必须要对自己的方案有着清楚的认知。特斯拉的FSD ASIC开发历时近三年,如果这之后摄像头ISP需要更新,GPU需要支持浮点而不是FP32,都需要对ASIC架构的大改,很可能会进一步延长后续车型的生产,这也是为何少有汽车厂商选择该技术路线的原因。而将eFPGA IP集成在ASIC中,就为这些厂商提供了FPGA的嵌入式硬件编程能力,又不会像独立FPGA那样加大成本和功率。

小结

eFPGA还有不少优势,比如在加密和保护上,不仅可以支持各种加密算法,也可以保护IP资产被逆向工程。虽然几年前刚面世之际,eFPGA还是一个不成熟的技术,并没有在芯片设计领域产生多大的吸引力。随着几年的发展下来,经过晶圆厂的生产认证,设计流程和软件的完善,加上AI和自动驾驶的兴起,eFPGA已经成了一个可行的方案。但在ARM的IP厂商的前人经验下,eFPGA能否真正崛起,还需要等待更多的市场验证。

声明:本文由电子发烧友原创,转载请注明以上来源。如需入群交流,请添加微信elecfans999,投稿爆料采访需求,请发邮箱huangjingjing@elecfans.com。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 传感器
    +关注

    关注

    2526

    文章

    48110

    浏览量

    740114
  • asic
    +关注

    关注

    34

    文章

    1158

    浏览量

    119264
  • IP
    IP
    +关注

    关注

    5

    文章

    1404

    浏览量

    148296
  • efpga
    +关注

    关注

    1

    文章

    31

    浏览量

    15619
收藏 人收藏

    评论

    相关推荐

    AMD FPGA中MicroBlaze的固化流程详解

    AMD FPGA在配置了适当的启动模式后,上电即会按该模式去加载配置文件。以7系列FPGA为例,假设设置模式引脚M[2:0]=3’b001,
    发表于 04-25 12:49 46次阅读
    AMD <b class='flag-5'>FPGA</b>中MicroBlaze的固化流程详解

    NUC505 PA全部引脚都不能用来唤醒掉电模式

    NUC505 PA全部引脚都不能用来唤醒掉电模式?例子的PB10是可以的。
    发表于 01-16 06:51

    AD9826如何利用FPGA正确驱动,能否提供驱动参考设计?

    最近在使用贵公司的AD9826芯片,用FPGA进行驱动,目前AD端输入模拟直流电压,未来要接光电装换的输入装置。现在用FPGA驱动时,在2-SHA模式下,电平转换侧的值时钟为FF,驱动
    发表于 12-18 06:28

    FPGA实现基于Vivado的BRAM IP核的使用

    Xilinx公司的FPGA中有着很多的有用且对整个工程很有益处的IP核,比如数学类的IP核,数字信号处理使用的IP核,以及存储类的IP核,本
    的头像 发表于 12-05 15:05 518次阅读

    AD7768芯片的RESERT可以直接用FPGA的IO口控制

    AD7768芯片的RESERT可以直接用FPGA的IO口控制
    发表于 12-01 07:18

    国产FPGA简介

    (Heterogeneous Programmable Accelerator)、嵌入式可编程eFPGA IP核、FX伏羲EDA软件 主要产品:HME-R、HME-M、HME-P、HME-H系列FPGA 应用方案
    发表于 11-20 16:20

    FPGA IP核开发流程概要

    开发和验证 FPGA IP 不仅仅是编写 HDL,而是需要更多的思考。让我们来看看如何做吧!
    发表于 10-17 09:57 610次阅读
    <b class='flag-5'>FPGA</b> <b class='flag-5'>IP</b>核开发流程概要

    你想自己设计一个FPGA IP吗!

    开发和验证 FPGA IP 不仅仅是编写 HDL,而是需要更多的思考。让我们来看看如何做吧!
    发表于 10-16 18:24 418次阅读
    你想自己设计一个<b class='flag-5'>FPGA</b> <b class='flag-5'>IP</b>吗!

    XILINX FPGA IP之DDS Compiler_ip例化仿真

    之前的文章对dds ip 的结构、精度、参数、接口进行了详细的说明,本文通过例化仿真对该IP的实际使用进行演示。本文例化固定模式和可配置模式两种模式
    的头像 发表于 09-07 18:31 943次阅读
    XILINX <b class='flag-5'>FPGA</b> <b class='flag-5'>IP</b>之DDS Compiler_<b class='flag-5'>ip</b>例化仿真

    基于Speedcore eFPGA IP构建Chiplet

    寻求最高集成度的设计人员可以选择去开发一款包含Speedcore eFPGA IP的单芯片ASIC。然而,在某些应用中,单芯片集成无法实现某些产品灵活性,而这在使用基于chiplet的方案中就有更多灵活性。
    发表于 09-06 15:12 254次阅读

    SLMLET,具有混合RISC-V内核,高速IF和eFPGA的S

    SLMLET,具有混合RISC-V内核,高速IF和eFPGA的SoC 演讲ppt分享
    发表于 07-17 16:34 2次下载

    为什么嵌入式FPGAeFPGAIP是ADAS应用的理想选择?

    了解eFPGA IP的基础知识,它的优点,以及为什么它将成为未来先进驾驶辅助系统(ADAS)技术的关键要素。
    的头像 发表于 07-10 10:26 254次阅读
    为什么嵌入式<b class='flag-5'>FPGA</b>(<b class='flag-5'>eFPGA</b>)<b class='flag-5'>IP</b>是ADAS应用的理想选择?

    fpga ip核是什么 常用fpga芯片的型号

     FPGA IP核(Intellectual Property core)是指在可编程逻辑器件(Field-Programmable Gate Array,FPGA)中使用的可复用的设计模块或功能片段。它们是预先编写好的硬件设计
    的头像 发表于 07-03 17:13 4852次阅读

    NUC505 PA全部引脚都不能用来唤醒掉电模式

    NUC 505PA全部引脚都不能用来唤醒掉电模式?例子的PB10是可以的。
    发表于 06-13 09:21

    XILINX FPGA IP之Clocking Wizard详解

    锁相环基本上是每一个fpga工程必不可少的模块,之前文档xilinx 7 系列FPGA时钟资源对xilinx fpga的底层时钟资源做过说明,但是对于fpga的应用来说,使用Clock
    发表于 06-12 17:42 3269次阅读
    XILINX <b class='flag-5'>FPGA</b> <b class='flag-5'>IP</b>之Clocking Wizard详解