0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

eFPGA异军崛起 IP模式会是未来嘛

lPCU_elecfans 来源:电子发烧友网 作者:周凯扬 2021-11-17 09:10 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

电子发烧友网报道(文/周凯扬)在硬件加速器应用中,FPGA常被视为最优解,提供极致加速性能的同时,还具备重新编程的能力。尽管其灵活性成了FPGA的一大特色,但大批量生产FPGA的价格可不低。此外,FPGA作为传统的处理器加速方案,工程师必须要解决空间、I/O延迟和带宽之类的问题。

而近些年来,eFPGA(嵌入式FPGA)的概念正在不断兴起。与将芯片与必要的I/O和电源管理电路封装在一起的FPGA不同,eFPGA推行的是卖IP模式。任何厂商都可以将这些eFPGA IP放入自己的定制IC产品内,无论是ASIC、SoC还是SiP。也正因为eFPGA的种种优势,国外不少厂商都想借eFPGA率先抢占市场。

Flex Logic

Flex Logic作为最早入局eFPGA的企业之一,已经投入了7年的研发,且eFPGA在2020年正式开始盈利,并与Dialog、大唐电信和波音等企业达成了合作。Flex Logic的EFLX eFPGA IP基本已经覆盖了主流的成熟工艺,比如Sandia美国国家实验室的180nm、格芯的12nm以及台积电的40nm、28/22nm、16/12nm,已完成了十数种芯片的流片。不仅如此,Flex Logic宣称格芯的22FDX和台积电的7/6nm也已经在设计阶段,下一步就是进军5nm。

在Flex Logic看来,传统独立FPGA芯片+SoC的方案所需的功率太大,且多数需要高速SERDES或PCIe与其他芯片进行I/O互联。这种方案不仅功率过大,也因为SERDES/PHYS的存在带来了一定的面积成本,而eFPGA却可以做到低功耗、低成本和小面积,并将100K LUT塞入复杂的SoC设计中。而且在继承了FPGA可编程的特性后,即便是已经安装完成的产品,EFLX核心也可以用来升级I/O协议、改变加密算法等等。

eFPGA在重构时间上同样具备优势,因而在复杂的神经网络模型中更为适用。比如Flex Logic的AI推理芯片,InferX X1,在测试中,神经网络模型层级的动态重构只需6微秒。这使得InferX X1在具备ASIC性能的同时,也能对新的模型做出动态化处理,非常适合作为主处理器的加速器或协处理器,用于要求低功耗高性能的边缘AI市场。

这样的动态重构也为eFPGA带来了更多的应用方向,比如自动驾驶中的传感器融合方案,针对激光雷达、毫米波雷达和视觉等不同传感器数据进行处理。还有不同的PWM频率要求的多电机方案,在其中提供电机控制器支持。亦或是需要多不同指令集架构的CPU进行动态切换,比如ARMRISC-V和ARC等。

Achronix

同样踏足eFPGA市场的还有美国公司Achronix。Achronix的Speedcore可以做到750MHz的峰值频率,且已经支持了台积电16nm、12nm和7nm三个成熟制程节点,也可以移植到其他节点上。

Achronix非常看好eFPGA在汽车市场的机遇,尤其是当下汽车开发周期缩短,又要支持10年以上的生命周期。我们以特斯拉这种开始走自研ASIC方向的厂商为例,与其他现成组件相比,虽然需要投入一定的开发成本,但ASIC提供的整体成本和性能都是最优的。与此同时,选择ASIC路线也带来了一定的风险。

首先,ASIC方案必须要对自己的方案有着清楚的认知。特斯拉的FSD ASIC开发历时近三年,如果这之后摄像头ISP需要更新,GPU需要支持浮点而不是FP32,都需要对ASIC架构的大改,很可能会进一步延长后续车型的生产,这也是为何少有汽车厂商选择该技术路线的原因。而将eFPGA IP集成在ASIC中,就为这些厂商提供了FPGA的嵌入式硬件编程能力,又不会像独立FPGA那样加大成本和功率。

小结

eFPGA还有不少优势,比如在加密和保护上,不仅可以支持各种加密算法,也可以保护IP资产被逆向工程。虽然几年前刚面世之际,eFPGA还是一个不成熟的技术,并没有在芯片设计领域产生多大的吸引力。随着几年的发展下来,经过晶圆厂的生产认证,设计流程和软件的完善,加上AI和自动驾驶的兴起,eFPGA已经成了一个可行的方案。但在ARM的IP厂商的前人经验下,eFPGA能否真正崛起,还需要等待更多的市场验证。

声明:本文由电子发烧友原创,转载请注明以上来源。如需入群交流,请添加微信elecfans999,投稿爆料采访需求,请发邮箱huangjingjing@elecfans.com。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 传感器
    +关注

    关注

    2578

    文章

    55892

    浏览量

    795744
  • asic
    +关注

    关注

    34

    文章

    1282

    浏览量

    125115
  • IP
    IP
    +关注

    关注

    5

    文章

    1894

    浏览量

    157063
  • efpga
    +关注

    关注

    1

    文章

    34

    浏览量

    16064
收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Xilinx FPGA中的混合模式时钟管理器MMCME2_ADV详解

    FPGA 的浩瀚宇宙中,时钟系统不仅是驱动逻辑运转的“心脏”,更是决定系统稳定性与性能上限的“指挥棒”。对于 Xilinx 7 系列 FPGA 开发者而言,如果仅满足于使用 Clocking Wizard IP 核点点鼠标,
    的头像 发表于 04-10 11:20 378次阅读
    Xilinx <b class='flag-5'>FPGA</b>中的混合<b class='flag-5'>模式</b>时钟管理器MMCME2_ADV详解

    使用Python/MyHDL创建自定义FPGA IP

    使用 Python/MyHDL 创建自定义 FPGA IP,与 Vivado 集成,并通过 PYNQ 进行控制——实现软件上的简单硬件设计。
    的头像 发表于 04-09 09:53 500次阅读
    使用Python/MyHDL创建自定义<b class='flag-5'>FPGA</b> <b class='flag-5'>IP</b>

    未来能源的密钥疆鸿智能EtherCAT转Ethernet/IP开启倍福PLC×安川手臂的新智造纪元

    未来能源的密钥疆鸿智能EtherCAT转Ethernet/IP开启倍福PLC×安川手臂的新智造纪元 在锂电与光伏的星辰大海中,电池装配的毫厘精度、组件搬运的毫秒协同、质量检测的毫微洞察,共同编织着
    的头像 发表于 03-13 15:16 300次阅读
    <b class='flag-5'>未来</b>能源的密钥疆鸿智能EtherCAT转Ethernet/<b class='flag-5'>IP</b>开启倍福PLC×安川手臂的新智造纪元

    Cadence以智能IP组合塑造AI工厂未来

    人工智能 (AI) 的快速演进正在重塑技术格局,对计算基础设施提出了前所未有的需求。在这场变革的核心,是知识产权 (IP) 领域的创新,它们使构建可扩展、高效且性能驱动的“AI 工厂”成为可能。这些技术进步对于应对现代 AI 工作负载的技术挑战,并确保未来的适应性至关重要
    的头像 发表于 02-09 11:40 750次阅读
    Cadence以智能<b class='flag-5'>IP</b>组合塑造AI工厂<b class='flag-5'>未来</b>

    智多晶 SA5T-200亮点前瞻 国产FPGA颠覆性新品

    国产 FPGA 崛起正当时;当国外垄断占据93%市场份额,当国产替代成为产业必答题,一场打破 “卡脖” 困境的技术盛会即将重磅来袭! 2025 年 12 月 16 日,国产 FPGA
    的头像 发表于 12-15 14:44 6.3w次阅读

    智多晶EDA工具HqFpga软件的主要重大进展

    智多晶EDA工具HqFpga(简称HQ),是自主研发的一款系统级的设计套件,集成了Hqui主界面、工程界面、以及内嵌的HqInsight调试工具、IP Creator IP生成工具、布局图、热力
    的头像 发表于 11-08 10:15 4124次阅读
    智多晶EDA工具Hq<b class='flag-5'>Fpga</b>软件的主要重大进展

    以太网通讯在FPGA上的实现

    、双工模式、是否采用流控等。FPGA和PHY之间有一个RGMII接口。RGMII是GMII的简化版,数据位宽为2位,在1000Mbps传输速率下,时钟频率为125Mhz。 PHY芯片KSZ9031RNX
    发表于 10-30 07:45

    蜂鸟E203移植到FPGA开发板前的IP核例化工作

    和3.2768KHz低频时钟,在FPGA板上只有外部晶振提供时钟,因此需要例化clocking wizard IP核提供时钟,并且例化reset IP。 点击IP Catalog,搜索
    发表于 10-27 07:35

    RFID标标签的结构构成

    RFID标标签是一种专门设计、经过严格测试并认证符合GJB标准的应用于军事领域的无线射频识别标签。 一芯未来的RFID标标签具备在极端恶劣的军事环境下长期可靠工作的能力、极强的物理耐用性、高级
    的头像 发表于 07-29 17:30 834次阅读

    FPGA利用DMA IP核实现ADC数据采集

    本文介绍如何利用FPGA和DMA技术处理来自AD9280和AD9708 ADC的数据。首先,探讨了这两种ADC的特点及其与FPGA的接口兼容性。接着,详细说明了使用Xilinx VIVADO环境下
    的头像 发表于 07-29 14:12 5444次阅读

    AMD FPGA异步模式与同步模式的对比

    本文讲述了AMD UltraScale /UltraScale+ FPGA 原生模式下,异步模式与同步模式的对比及其对时钟设置的影响。
    的头像 发表于 07-07 13:47 1889次阅读

    Altera FPGA 的PIO IP当中bidir和inout选项的区别

      PIO IPFPGA 设计中比较简单常用的IP, 当设置PIO IP的Direction的时候,可以看到有如下4个选项: Input代表这组IO是输入引脚,Output代表这组I
    的头像 发表于 07-07 11:55 3009次阅读
    Altera <b class='flag-5'>FPGA</b> 的PIO <b class='flag-5'>IP</b>当中bidir和inout选项的区别

    实现无缝连接:EtherNet/IP转CANopen网关助力汽车制造智能化未来

    实现无缝连接:EtherNet/IP转CANopen网关助力汽车制造智能化未来
    的头像 发表于 06-13 17:03 854次阅读
    实现无缝连接:EtherNet/<b class='flag-5'>IP</b>转CANopen网关助力汽车制造智能化<b class='flag-5'>未来</b>

    物联网未来发展趋势如何?

    近年来,物联网行业以其惊人的增长速度和无限的潜力成为了全球科技界的焦点。它正在改变我们的生活方式、商业模式和社会运转方式。那么,物联网行业的未来发展趋势将会是怎样的呢?让我们一同探寻其中的奥秘
    发表于 06-09 15:25

    FPGA调试方式之VIO/ILA的使用

    在Vivado中,VIO(Virtual Input/Output)是一种用于调试和测试FPGA设计的IP核,它允许设计者通过JTAG接口实时读取和写入FPGA内部的寄存器,从而检查设计的运行状态并修改其行为。VIO
    的头像 发表于 06-09 09:32 4582次阅读
    <b class='flag-5'>FPGA</b>调试方式之VIO/ILA的使用