0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

Altera FPGA 的PIO IP当中bidir和inout选项的区别

友晶FPGA 来源: 友晶FPGA 2025-07-07 11:55 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

PIO IP是FPGA 设计中比较简单常用的IP, 当设置PIO IP的Direction的时候,可以看到有如下4个选项:

33504d56-5adc-11f0-baa5-92fbcf53809c.png

Input代表这组IO是输入引脚,Output代表这组IO是输出引脚,这些很好理解,但Bidir和InOut都表示双向的意思,它们有什么区别吗?

参考28.4.1.2. Direction (intel.com)可知:

33621234-5adc-11f0-baa5-92fbcf53809c.png

bidir,指n位宽的信号中的每一位都可以单独/分别设置为读或是写。

inout,指将n位宽的信号,全设置为读或全部设置为写,但是不能要求其中某些位读而某些位为写。

只有设置为bidir模式的时候,才存在direction寄存器,用于控制某个I/O端口用于读(input),还是用于写(output):

337c2318-5adc-11f0-baa5-92fbcf53809c.png

不过在Altera PIO IP之外,其他地方在用bidir和inout表达的时候,bidir(bidir是“bidirectional”的缩写)更侧重于表示双向的特性,是一个概念性的描述;而inout是硬件描述语言中用于声明双向信号或端口的关键字,是一种具体的语法形式。例如在VHDL和Verilog中,都使用inout关键字来实现bidir功能,用于实现双向的接口或总线,如I2C等总线。

I2C的信号线电路设计参考如下:

338fd37c-5adc-11f0-baa5-92fbcf53809c.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • FPGA
    +关注

    关注

    1655

    文章

    22281

    浏览量

    630051
  • Altera
    +关注

    关注

    37

    文章

    818

    浏览量

    158120
  • 友晶科技
    +关注

    关注

    0

    文章

    5

    浏览量

    7104
  • PIO
    PIO
    +关注

    关注

    0

    文章

    20

    浏览量

    6559

原文标题:【答疑解惑】Altera FPGA 的PIO IP当中bidir和inout选项的区别

文章出处:【微信号:友晶FPGA,微信公众号:友晶FPGA】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    Altera Agilex 5系列FPGA与SoC产品荣膺2025全球电子成就奖

    近日,全球 FPGA 创新技术领导者 Altera 的 Agilex 5 FPGA 与 SoC 产品系列,荣获 2025 年 AspenCore 全球电子成就奖(WEAA)的处理器/DSP/F
    的头像 发表于 12-03 11:13 314次阅读

    Altera全新推出MAX 10 FPGA封装新选择

    Altera 全新推出 MAX 10 FPGA 封装新选择,采用可变间距球栅阵列 (VPBGA) 技术并已开始批量出货,可为空间受限及 I/O 密集型应用的设计人员带来关键技术优势。
    的头像 发表于 11-10 16:38 1182次阅读
    <b class='flag-5'>Altera</b>全新推出MAX 10 <b class='flag-5'>FPGA</b>封装新选择

    Altera进一步扩展 Agilex™ FPGA 产品组合,全面提升开发体验

    Altera 首席执行官 Raghib Hussain 表示:“现阶段,Altera 专注于 FPGA 解决方案的运营与发展,使我们能够以更快的速度、更高的敏捷性推动创新,更紧密地与客户互动,并快速
    发表于 10-13 11:08 1197次阅读
    <b class='flag-5'>Altera</b>进一步扩展 Agilex™ <b class='flag-5'>FPGA</b> 产品组合,全面提升开发体验

    银湖资本完成对Altera 51%股权的收购

    今天,全球 FPGA 创新技术领导者 Altera 宣布,全球技术投资巨头银湖资本(Silver Lake)已完成对 Altera 51% 股权的收购,该股权原由英特尔公司持有。同时,英特尔将保留
    的头像 发表于 09-24 16:51 3358次阅读

    使用Altera SoC FPGA提升AI信道估计效率

    开销急剧扩大,导致上行带宽的利用率出现瓶颈。   为应对这一挑战,Altera 正依托 Agilex SoC FPGA,提供由 AI 驱动的 CSI 压缩解决方案。结合 Altera 的 FP
    的头像 发表于 08-26 16:27 3326次阅读

    Altera Agilex™ 3 FPGA和SoC FPGA

    Altera Agilex™ 3 FPGA和SoC FPGA Altera/Intel Agilex™ 3 FPGA和SoC
    的头像 发表于 08-06 11:41 3658次阅读
    <b class='flag-5'>Altera</b> Agilex™ 3 <b class='flag-5'>FPGA</b>和SoC <b class='flag-5'>FPGA</b>

    Altera Agilex 3 FPGA和SoC产品介绍

    Altera 的 Agilex 3 FPGA 和 SoC 可在不影响性能的前提下显著提高成本效益。其通过出色的 Hyperflex FPGA 架构、先进的收发器技术、更高的集成度和更强大的安全
    的头像 发表于 06-03 16:40 1309次阅读
    <b class='flag-5'>Altera</b> Agilex 3 <b class='flag-5'>FPGA</b>和SoC产品介绍

    Intel-Altera FPGA:通信行业的加速引擎,开启高速互联新时代

    Intel-Altera FPGA 是英特尔通过收购Altera公司后获得的可编程逻辑器件(FPGA)业务,现以独立子公司形式运营,并由私募股权公司Silver Lake控股51%股权
    发表于 04-25 10:19

    Altera大学成立,助力FPGA教学发展与人才培养

    近日,全球 FPGA 创新技术领导者 Altera 宣布成立 Altera 大学,旨在以高效、便捷的方式助力 FPGA 教学发展与人才培养。Alte
    的头像 发表于 04-19 11:26 943次阅读

    Altera Agilex 7 M系列FPGA正式量产出货

    近日,全球 FPGA 创新技术领导者 Altera 宣布, Agilex 7 M 系列 FPGA 正式量产出货,这是现阶段业界领先的集成高带宽存储器,并支持 DDR5 和 LPDDR5 存储器技术
    的头像 发表于 04-10 11:00 1184次阅读

    Altera Agilex 5 D系列FPGA的性能和能效

    随着边缘计算领域的迅速发展,许多应用日益依赖于内存技术来实现更高的性能或每瓦性能。Altera 的 Agilex 5 D 系列 FPGA 可提供一系列经过精心设计的内存选择,助力用户轻松采用先进的内存技术,满足网络、云、广播和嵌入式系统等不同细分市场中计算密集型应用的严苛
    的头像 发表于 03-27 13:36 1114次阅读

    Altera发布最新FPGA产品和开发工具套件

    在 2025 国际嵌入式展(Embedded World 2025)上,全球 FPGA 创新技术领导者 Altera 发布了专为嵌入式开发者打造的最新可编程解决方案,以进一步突破智能边缘领域的创新
    的头像 发表于 03-12 09:47 2286次阅读

    Altera正式独立运营:FPGA行业格局将迎来新变局

    2025年初,英特尔旗下的Altera宣布了一个重大决定——正式独立运营,成为一家全新的专注于FPGA(现场可编程门阵列)技术的企业。在社交媒体平台上,Altera公司满怀自豪地宣布:“今天,我们
    的头像 发表于 01-23 15:15 1292次阅读

    使用IP核和开源库减少FPGA设计周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 项目落后于计划,12% 的项目落后计划 50% 以上。 为此,很多FPGA厂商都在自己EDA工具里嵌入
    的头像 发表于 01-15 10:47 1147次阅读
    使用<b class='flag-5'>IP</b>核和开源库减少<b class='flag-5'>FPGA</b>设计周期

    Altera JESD204B IP核和TI DAC37J84硬件检查报告

    电子发烧友网站提供《Altera JESD204B IP核和TI DAC37J84硬件检查报告.pdf》资料免费下载
    发表于 12-10 14:53 0次下载
    <b class='flag-5'>Altera</b> JESD204B <b class='flag-5'>IP</b>核和TI DAC37J84硬件检查报告