0
  • 聊天消息
  • 系统消息
  • 评论与回复
登录后你可以
  • 下载海量资料
  • 学习在线课程
  • 观看技术视频
  • 写文章/发帖/加入社区
会员中心
创作中心

完善资料让更多小伙伴认识你,还能领取20积分哦,立即完善>

3天内不再提示

3DIC提供理想平台为后摩尔时代追求最佳PPA

新思科技 来源:新思科技 作者:新思科技 2021-09-03 10:17 次阅读
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

3DIC架构并非新事物,但因其在性能、成本方面的优势及其将异构技术和节点整合到单一封装中的能力,这种架构越来越受欢迎。随着开发者希望突破传统二维平面IC架构的复杂度和密度限制,3D集成提供了引入更多功能和增强性能的机会,同时可满足尺寸限制与成本要求。

3D结构有许多优点,例如性能通常由访问内存所需的时间和功耗决定。通过3D集成,存储器和逻辑电路可以集成到单个3D堆栈中。这种方法通过微间距互连大大增加了内存总线的宽度,同时通过缩短互连线路减少了传播延迟。这种连接可以使3D设计的内存访问带宽达到几十Tbps,而领先的2D设计带宽仅能达到数百Gbps。

从成本角度讲,配有不同部件的大型系统在芯片实现方面有多种优点。异构集成并不是将整个芯片放置在最复杂或最昂贵的技术节点上,而是针对系统的不同部分使用“恰当”节点。例如,先进节点仅用于系统的关键部分,而成本较低的节点则用于不太关键的部分。

增加垂直维度改变了集成电路设计策略

由于设计必须从3D角度考虑,而不是仅考虑典型2D平面设计的x、y,因此,必须增加z维度进行全面管理——从架构设计到逻辑验证和路由连接——包括凸块和通硅孔(TSV)、热量和电源分配网络(PDN)的新权衡(例如基于中介层与3D堆栈、逻辑内存与内存逻辑,以及混合键合与凸块),优化PPA仍然是一个关键指导因素。然而,由于3DIC的出现实现了立方毫米优化,因为不仅仅考虑两个方向,而且在所有的权衡决策中还必须考虑垂直维度。

更为复杂的是,3DIC的集成度更高,传统电路板和手工封装技术已经不合时宜,例如高速互连的凸块布局和定制布局,这导致了额外的瓶颈出现。最重要的是,以前不同学科之间的相互依赖性现在则需要在联合设计方法(人员和工具)中予以考虑,这涉及到设计IP、芯片封装、架构、实现和系统分析等所有阶段。

采取芯片优先的方法

尽管采用与印刷电路板(PCB)设计类似的方式考虑3D架构似乎是一种显而易见的选择,但3DIC最好采用芯片优先的方法——即优化(整个芯片的)设计IP并共同设计芯片系统和封装方法。在3DIC方法中,新思科技正在将IC设计的关键概念和创新成果引入3DIC领域。这需要考察3DIC的各个方面,例如架构设计、将高度自动化能力引入手动任务中、扩展解决方案以支持高级封装的高集成度,以及将签核分析集成到设计流程中。

3DIC将封装(过去采用类似PCB的工具进行管理)与芯片集成在一起。PCB工具没有连接在一起,无法适应规模和工艺的复杂性。典型的PCB中可能有10,000个接点。但在复杂的3DIC中,接点数量很快会达到数十亿,规模远远超出了过去以PCB为中心的方法所能管理的范围。对于以IP优化方式堆叠的裸晶,现有的PCB工具无法提供帮助。此外,PCB工具不能利用RTL或系统设计决策。现实情况是,单一的设计工具不可能处理3DIC的所有方面(IP、芯片、中介层、封装),这对完整堆栈的组装和可视化提出了迫切的需求。

新思科技3DIC Compiler作为一个为3DIC系统集成和优化而构建的平台可以做到这些。该解决方案专注于多芯片系统,如硅片上芯片中介层(2.5D)、晶片上芯片、晶片上晶片、芯片上芯片和3D SoC。

PPA三要素

通常,在想到大型的复杂SoC时,首先考虑优化的是面积。芯片开发者希望在芯片中集成尽可能多的功能,并提供尽可能高的性能。但随后,所需的功耗和热量始终要符合要求,特别是在移动、可穿戴AR和物联网等应用领域(在数据中心的高性能计算等领域也越来越重要,因为总体能耗也是优先考虑的事项)。实现3D结构使开发者能够持续增加产品的功能,而不会超过占位面积和高度的限制,同时还降低芯片成本。

但是,单独的工具只能解决设计3DIC时的部分复杂挑战。这就形成了巨大的设计反馈回路,无法及时将这些反馈整合在一起,形成每立方毫米最佳PPA的最佳解决方案。在多裸晶环境中,必须对整个系统进行分析和优化。孤立地对单个裸晶进行功耗和热量分析是不够的。更有效的解决方案是采用统一的平台,将整个系统的信号、功耗和热量分析整合到单个紧密耦合的解决方案中。

这正是3DIC Compiler的用武之地——通过一套完整的功耗和热量分析能力实现早期分析。该解决方案通过全面的自动化功能减少了迭代次数,同时提供功耗完整性、热量和噪声感知优化。这有助于开发者更好地了解系统性能,并围绕系统架构、在何处插入TSV以及最高效的裸晶堆叠方法进行探索。另外,它还有助于更有效地了解如何将各种设计要素组合在一起,甚至以某些方式将设计工程师与传统的2D设计技术联系起来。

3DIC是实现每立方毫米最佳PPA的理想平台

通过将硅片垂直堆叠到单个封装器件中,3DIC不断证明其在性能、功耗和面积方面能够持续支持摩尔定律。

尽管使用集成设计平台设计3D架构时会出现新的细微差异,但以最低功耗实现最高性能的可能性使3D架构成为极具吸引力的选择。随着芯片开发者努力实现每立方毫米的最佳PPA,3DIC必将得到更广泛的应用。

编辑:jq

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容侵权或者其他违规问题,请联系本站处理。 举报投诉
  • 芯片
    +关注

    关注

    462

    文章

    53529

    浏览量

    458826
  • 存储器
    +关注

    关注

    39

    文章

    7714

    浏览量

    170797
  • 3DIC
    +关注

    关注

    3

    文章

    89

    浏览量

    20061
  • PPA
    PPA
    +关注

    关注

    0

    文章

    21

    浏览量

    7775

原文标题:3DIC为后摩尔时代追求最佳PPA提供理想平台

文章出处:【微信号:Synopsys_CN,微信公众号:新思科技】欢迎添加关注!文章转载请注明出处。

收藏 人收藏
加入交流群
微信小助手二维码

扫码添加小助手

加入工程师交流群

    评论

    相关推荐
    热点推荐

    首创3D-CIM架构!微纳核芯定义摩尔时代AI算力新范式

    景分论坛”进行现场报告,详细阐述了公司基于RISC-V异构架构(RV-CIM™️)首创的三维存算一体(3D-CIM™)大模型推理芯片的最新成果与创新突破。 本次大会由中电标协RISC-V工作委员会、RDSA产业联盟、粤港澳大湾区RISC-V开源生态发展中心、澳门产业技术研究院联合主办,珠海科
    的头像 发表于 11-27 16:43 374次阅读
    首创<b class='flag-5'>3</b>D-CIM架构!微纳核芯定义<b class='flag-5'>后</b><b class='flag-5'>摩尔时代</b>AI算力新范式

    系统级立体封装技术的发展与应用

    系统级立体封装技术作为摩尔时代集成电路产业的核心突破方向,正以三维集成理念重构电子系统的构建逻辑。
    的头像 发表于 09-29 10:46 7016次阅读
    系统级立体封装技术的发展与应用

    Socionext推出3D芯片堆叠与5.5D封装技术

    Socionext Inc.(以下简称“Socionext”)宣布,其3DIC设计现已支持面向消费电子、人工智能(AI)和高性能计算(HPC)数据中心等多种应用。通过结合涵盖Chiplet、2.5D
    的头像 发表于 09-24 11:09 2160次阅读
    Socionext推出<b class='flag-5'>3</b>D芯片堆叠与5.5D封装技术

    台积电日月光主导,3DIC先进封装联盟正式成立

    9月9日,半导体行业迎来重磅消息,3DIC 先进封装制造联盟(3DIC Advanced Manufacturing Alliance,简称 3DIC AMA)正式宣告成立,该联盟由行业巨头台积电
    的头像 发表于 09-15 17:30 722次阅读

    华大九天新一代全定制IC设计平台Empyrean Aether介绍

    随着半导体产业迈向更先进的工艺节点与更高的设计复杂度,模拟、射频、存储、封装、光电、3DIC等领域的芯片设计者们,正承受着来自设计周期、性能功耗与上市时间(Time-to-Market)等多方面
    的头像 发表于 08-30 09:16 6355次阅读
    华大九天新一代全定制IC设计<b class='flag-5'>平台</b>Empyrean Aether介绍

    3DIC 测试革新:AI 驱动的 ModelOps 如何重构半导体制造效率?

    (PDFSolutions)推出的ModelOps系统完整版(第一阶段),正是破解这一困局而生,把AI模型从“实验室”快速推向“量产线”,通过端到端平台实现从训练到
    的头像 发表于 08-19 13:45 651次阅读
    <b class='flag-5'>3DIC</b> 测试革新:AI 驱动的 ModelOps 如何重构半导体制造效率?

    先进封装转接板的典型结构和分类

    摩尔定律精准预言了近几十年集成电路的发展。然而,逐渐逼近的物理极限、更高的性能需求和不再经济的工艺制程,已引发整个半导体行业重新考虑集成工艺方法和系统缩放策略,意味着集成电路产业已经步入摩尔时代
    的头像 发表于 08-05 14:59 2281次阅读
    先进封装转接板的典型结构和分类

    摩尔时代破局者:物元半导体领航中国3D集成制造产业

    在全球半导体产业迈入“摩尔时代”的背景下,传统制程微缩带来的性能提升逐渐趋缓,而先进封装技术,尤其是2.5D/3D堆叠封装,正成为延续芯片性能增长的关键路径。 据Yole数据显示,2022年全球
    的头像 发表于 08-04 15:53 741次阅读
    <b class='flag-5'>后</b><b class='flag-5'>摩尔时代</b>破局者:物元半导体领航中国<b class='flag-5'>3</b>D集成制造产业

    Chiplet与3D封装技术:摩尔时代的芯片革命与屹立芯创的良率保障

    摩尔定律逐渐放缓的背景下,Chiplet(小芯片)技术和3D封装成为半导体行业突破性能与集成度瓶颈的关键路径。然而,随着芯片集成度的提高,气泡缺陷成为影响封装良率的核心挑战之一。
    的头像 发表于 07-29 14:49 724次阅读
    Chiplet与<b class='flag-5'>3</b>D封装技术:<b class='flag-5'>后</b><b class='flag-5'>摩尔时代</b>的芯片革命与屹立芯创的良率保障

    行芯科技亮相第三届芯粒开发者大会

    在刚刚于无锡圆满落幕的第三届芯粒开发者大会——这场汇聚全球顶尖芯片企业、科研机构及产业链专家的盛会上,行芯科技作为国内Signoff领域的领军企业,受邀发表了主题演讲《面向3DIC的Signoff挑战与行芯创新性策略》,行业破解3DI
    的头像 发表于 07-18 10:22 717次阅读

    摩尔时代:芯片不是越来越凉,而是越来越烫

    在智能手机、笔记本电脑、服务器,尤其是AI加速器芯片上,我们正在见证一个时代性的趋势:计算力不断攀升,芯片的热也随之“失控”。NVIDIA的Blackwell架构GPU芯片,整卡TDP功耗超过
    的头像 发表于 07-12 11:19 1167次阅读
    <b class='flag-5'>后</b><b class='flag-5'>摩尔时代</b>:芯片不是越来越凉,而是越来越烫

    行芯科技亮相2025世界半导体博览会

    此前,2025年6月20日-22日,全球半导体行业盛会——世界半导体博览会在南京国际博览中心盛大开幕。行芯科技受邀参与EDA/IP核产业发展高峰论坛,面对摩尔定律破局关键的3DIC技术,作为“守门员
    的头像 发表于 06-26 15:05 921次阅读

    行芯科技揭示先进工艺3DIC Signoff破局之道

    学术会议”上,行芯科技CEO贺青博士基于最近与Top设计公司合作成功流片的先进工艺3DIC项目经验,发表了题为《面向3DIC的Signoff挑战与行芯科技创新策略》的演讲,行业带来了深刻的技术洞察。
    的头像 发表于 06-12 14:22 918次阅读

    高速Gen3快速基因MOSFET提供同类最佳性能

    电子发烧友网站提供《高速Gen3快速基因MOSFET提供同类最佳性能.pdf》资料免费下载
    发表于 01-24 14:00 0次下载
    高速Gen<b class='flag-5'>3</b>快速基因MOSFET<b class='flag-5'>提供</b>同类<b class='flag-5'>最佳</b>性能

    广电计量受邀参加摩尔器件研讨会 携半导体综合技术解决方案亮相

    获奖者颁奖。活动由西安电子科技大学杭州研究院、北京大学、杭州电子科技大学联合举办。多位院士听取了多个国家级项目的汇报并进行了审核,围绕摩尔时代芯片领域的关键问题展开
    的头像 发表于 01-16 11:04 705次阅读
    广电计量受邀参加<b class='flag-5'>后</b><b class='flag-5'>摩尔</b>器件研讨会 携半导体综合技术解决方案亮相