台积电量产第六代CoWoS晶圆封装：12颗封装CPU可集成192GB内存
据媒体报道，作为全球一号代工厂，台积电已经开始大规模量产第六代CoWoS晶圆级芯片封装技术，集成度大大提高。
我们知道，如今的高端半导体芯片越来越复杂，传统的封装技术已经无法满足，Intel、台积电、三星等纷纷研发了各种2.5D、3D封装技术，将不同IP模块以不同方式，整合封装在一颗芯片内，从而减低制造难度和成本。
CoWoS的全称为Chip-on-Wafer-on-Substrate，是一种将芯片、基底都封装在一起的技术，并且是在晶圆层级上进行，目前只有台积电掌握，技术细节属于商业机密。
它属于2.5D封装技术，常用于HBM高带宽内存的整合封装，比如AMD Radeon VII游戏卡、NVIDIA V100计算卡都属于此类。
CoWoS封装结构简图
Radeon VII集成封装了四颗HBM
台积电当然也不会披露第六代CoWoS的细节，只是说可以在单个封装内，集成多达12颗HBM内存。
最新的HBM2E已经可以做到单颗容量16GB，12颗封装在一起那就是海量的192GB！
不知道哦什么样的芯片需要这么大的整合内存……
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。
举报投诉
-
台积电
+关注
关注
44文章
5787浏览量
174708 -
晶圆
+关注
关注
53文章
5344浏览量
131655 -
内存
+关注
关注
9文章
3173浏览量
76099 -
CoWoS
+关注
关注
0文章
163浏览量
11451
发布评论请先 登录
相关推荐
热点推荐
瑞萨电子推出第六代DDR5 RCD，传输速率达9600MT/s
电子发烧友网综合报道 日前，瑞萨电子宣布推出业界首款面向DDR5寄存双列直插式内存模块（RDIMM）的第六代（Gen6）寄存时钟驱动器（RCD），这款全新RCD率先实现了9600兆传输/秒（MT/s
台积电CoWoS技术的基本原理
随着高性能计算（HPC）、人工智能（AI）和大数据分析的快速发展，诸如CoWoS（芯片-晶圆-基板）等先进封装技术对于提升计算性能和效率的重要性日益凸显。
台积电CoWoS平台微通道芯片封装液冷技术的演进路线
台积电在先进封装技术，特别是CoWoS（Chip on Wafer on Substrate）平台上的微通道芯片液冷技术路线，是其应对高性能计算和AI芯片高热流密度挑战的关键策略。本报
【海翔科技】玻璃晶圆 TTV 厚度对 3D 集成封装可靠性的影响评估
一、引言
随着半导体技术向小型化、高性能化发展，3D 集成封装技术凭借其能有效提高芯片集成度、缩短信号传输距离等优势，成为行业发展的重要方向 。玻璃晶
化圆为方，台积电整合推出最先进CoPoS半导体封装
电子发烧友网综合报道 近日，据报道，台积电将持续推进先进封装技术，正式整合CoWoS与FOPLP，推出新一代CoPoS工艺。 作为
性能跃升，安全护航 ---- 澜起科技重磅发布全新第六代津逮® 性能核 CPU
上海2025年8月15日 /美通社/ -- 在数字化转型浪潮与数据安全需求的双重驱动下，澜起科技今日重磅推出第六代津逮® 性能核 CPU （以下简称 C6P ）。这款融合突破性架构、全栈兼容性
台积电超大版CoWoS封装技术：重塑高性能计算与AI芯片架构
一、技术前沿探索：从微小到宏大的CoWoS封装技术演进 在半导体技术的浩瀚星空中，每一次技术的革新都如同星辰般璀璨夺目。去年台积电在欧洲开放创新平台（OIP）论坛上透露的超大版本
先进封装行业：CoWoS五问五答
（Substrate）连接整合而成。其核心在于将不同芯片堆叠在同一硅中介层上，实现多芯片互联，从而提高芯片的集成度和性能。 发展历程： 2011 年：台积电开发出第一代
台积电CoWoS进驻嘉义科学园区，2028年量产
近日，中国台湾嘉义县县长翁章梁在其就职6周年的年终演讲中，宣布了一个重要的产业发展消息。他指出，台积电旗下的先进封装厂CoWoS即将进驻嘉义科学园区，并预计于2028年正式启动两座厂的
台积电CoWoS封装A1技术介绍
WoW 的 Graphcore IPU BOW。 2.5D = 有源硅堆叠在无源硅上——最著名的形式是使用台积电 CoWoS-S 的带有 HBM 内存的 Nvidia AI
工商网监
评论